前言：本站為你精心整理了數(shù)字設(shè)計技術(shù)分析論文范文，希望能為你的創(chuàng)作提供參考價值，我們的客服老師可以幫助你提供個性化的參考范文，歡迎咨詢。

摘要:隨著數(shù)字電路設(shè)計的規(guī)模以及復(fù)雜程度的提高，對其進(jìn)行設(shè)計所花費的時間和費用也隨之而提高。根據(jù)近年來的統(tǒng)計，對數(shù)字系統(tǒng)進(jìn)行設(shè)計所花的時間占到了整個研發(fā)過程的60%以上。所以減少設(shè)計所花費的實踐成本是當(dāng)前數(shù)字電路設(shè)計研發(fā)的關(guān)鍵，這就必須在設(shè)計的方法上有所突破。

關(guān)鍵詞:數(shù)字系統(tǒng)；IC；設(shè)計

一、數(shù)字IC設(shè)計方法學(xué)

在目前CI設(shè)計中，基于時序驅(qū)動的數(shù)字CI設(shè)計方法、基于正復(fù)用的數(shù)字CI設(shè)計方法、基于集成平臺進(jìn)行系統(tǒng)級數(shù)字CI設(shè)計方法是當(dāng)今數(shù)字CI設(shè)計比較流行的3種主要設(shè)計方法，其中基于正復(fù)用的數(shù)字CI設(shè)計方法是有效提高CI設(shè)計的關(guān)鍵技術(shù)。它能解決當(dāng)今芯片設(shè)計業(yè)所面臨的一系列挑戰(zhàn):縮短設(shè)計周期，提供性能更好、速度更快、成本更加低廉的數(shù)字IC芯片。

基于時序驅(qū)動的設(shè)計方法，無論是HDL描述還是原理圖設(shè)計，特征都在于以時序優(yōu)化為目標(biāo)的著眼于門級電路結(jié)構(gòu)設(shè)計，用全新的電路來實現(xiàn)系統(tǒng)功能;這種方法主要適用于完成小規(guī)模ASIC的設(shè)計。對于規(guī)模較大的系統(tǒng)級電路，即使團(tuán)隊合作，要想始終從門級結(jié)構(gòu)去實現(xiàn)優(yōu)化設(shè)計，也很難保證設(shè)計周期短、上市時間快的要求。

基于PI復(fù)用的數(shù)字CI設(shè)計方法，可以滿足芯片規(guī)模要求越來越大，設(shè)計周期要求越來越短的要求，其特征是CI設(shè)計中的正功能模塊的復(fù)用和組合。采用這種方法設(shè)計數(shù)字CI，數(shù)字CI包含了各種正模塊的復(fù)用，數(shù)字CI的開發(fā)可分為模塊開發(fā)和系統(tǒng)集成配合完成。對正復(fù)用技術(shù)關(guān)注的焦點是，如何進(jìn)行系統(tǒng)功能的結(jié)構(gòu)劃分，如何定義片上總線進(jìn)行模塊互連，應(yīng)該選擇那些功能模塊，在定義各個功能模塊時如何考慮盡可能多地利用現(xiàn)有正資源而不是重新開發(fā)，在功能模塊設(shè)計時考慮怎樣定義才能有利于以后的正復(fù)用，如何進(jìn)行系統(tǒng)驗證等。

基于PI復(fù)用的數(shù)字CI的設(shè)計方法，其主要特征是模塊的功能組裝，其技術(shù)關(guān)鍵在于如下三個方面:一是開發(fā)可復(fù)用的正軟核、硬核;二是怎樣做好IP復(fù)用，進(jìn)行功能組裝，以滿足目標(biāo)CI的需要;三是怎樣驗證完成功能組裝的數(shù)字CI是否滿足規(guī)格定義的功能和時序。

二、典型的數(shù)字IC開發(fā)流程

典型的數(shù)字CI開發(fā)流程主要步驟包含如下24方面的內(nèi)容:

(1)確定IC規(guī)格并做好總體方案設(shè)計。

(2)RTL代碼編寫及準(zhǔn)備etshtnehc代碼。

(3)對于包含存儲單元的設(shè)計，在RTL代碼編寫中插入BIST(內(nèi)建自我測試)電路。

(4)功能仿真以驗證設(shè)計的功能正確。

(5)完成設(shè)計綜合，生成門級網(wǎng)表。

(6)完成DFT(可測試設(shè)計)設(shè)計。

(7)在綜合工具下完成模塊級的靜態(tài)時序分析及處理。

(8)形式驗證。對比綜合網(wǎng)表實現(xiàn)的功能與TRL級描述是否一致。

(9)對整個設(shè)計進(jìn)行Pre一layout靜態(tài)時序分析。

(10)把綜合時的時間約束傳遞給版圖工具。

(11)采樣時序驅(qū)動的策略進(jìn)行初始化nooprlna。內(nèi)容包括單元分布，生成時鐘樹

(12)把時鐘樹送給綜合工具并插入到初始綜合網(wǎng)表。

(13)形式驗證。對比插入時鐘樹綜合網(wǎng)表實現(xiàn)的功能與初始綜合網(wǎng)表是否一致。

(14)在步驟(11)準(zhǔn)布線后提取估計的延遲信息。

(15)把步驟(14)提取出來的延遲信息反標(biāo)給綜合工具和靜態(tài)時序分析工具。

(16)靜態(tài)時序分析。利用準(zhǔn)布線后提取出來的估計延時信息。

(17)在綜合工具中實現(xiàn)現(xiàn)場時序優(yōu)化(可選項)。

(18)完成詳細(xì)的布線工作。

(19)從完成了詳細(xì)布線的設(shè)計中提取詳細(xì)的延時信息。

(20)把步驟(19)提取出來的延時信息反標(biāo)給綜合工具和靜態(tài)時序分析工具。

(21)Post-layout靜態(tài)時序分析。

(22)在綜合工具中實現(xiàn)現(xiàn)場時序優(yōu)化(可選項)。

(23)Post一alyout網(wǎng)表功能仿真(可選項)。

(24)物理驗證后輸出設(shè)計版圖數(shù)據(jù)給芯片加工廠。

對于任何CI產(chǎn)品的開發(fā)，最初總是從市場獲得需求的信息或產(chǎn)品的概念，根據(jù)這些概念需求，CI工程師再逐步完成CI規(guī)格的定義和總體方案的設(shè)計。總體方案定義了芯片的功能和模塊劃分，定義了模塊功能和模塊之間的時序等內(nèi)容。在總體方案經(jīng)過充分討論或論證后開始CI產(chǎn)品的開發(fā)。CI的開發(fā)階段包含了設(shè)計輸入、功能仿真、綜合、DFT(可測試設(shè)計)、形式驗證、靜態(tài)時序分析、布局布線等內(nèi)容。而CI的后端設(shè)計包括布局、插入時鐘樹、布線和物理驗證等內(nèi)容，后端設(shè)計一般能在軟件中自動完成，如SIE軟件就能自動完成布局布線。

三、IC開發(fā)過程介紹

IC開發(fā)過程包括設(shè)計輸入、功能仿真、綜合、可測試性設(shè)計DFT、形式驗證、靜態(tài)時序分析、布局、插入時鐘樹、布線、物理驗證等內(nèi)容，下面分別進(jìn)行詳細(xì)介紹。

設(shè)計輸入:一般包括圖形與文本輸入兩種格式。文本輸入包括采用verilog和vHDL兩種硬件描述語言的格式，verliog語言支持多種不同層次的描述，采用硬件描述語言主要得益于采用綜合器來提高設(shè)計效益;圖形輸入一般應(yīng)該支持多層次邏輯圖輸入，主要應(yīng)用在一些專門的電路設(shè)計中，但是圖形輸入耗時費力且不方便復(fù)用。

功能仿真:功能仿真的目的是為了驗證設(shè)計功能的正確性和完備性。搭建的測

試環(huán)境質(zhì)量和測試激勵的充分性決定了功能仿真的質(zhì)量和效益，仿真工具也是比較多，而且功能比較齊全。

綜合:所謂綜合，就是將設(shè)計的HDL描述轉(zhuǎn)化為門級網(wǎng)表的過程。綜合工具(也可稱為編譯器)根據(jù)時間約束等條件，完成可綜合的TRL描述到綜合庫單元之間的映射，得到一個門級網(wǎng)表等;綜合工具可內(nèi)嵌靜態(tài)時序分析工具，可以根據(jù)綜合約束來完成門級網(wǎng)表的時序優(yōu)化和面積優(yōu)化。

可測試性設(shè)計DFT:目前大多數(shù)CI設(shè)計都引入可測試結(jié)構(gòu)設(shè)計，一般在電路初步綜合后可進(jìn)行DFT設(shè)計。典型的DFT電路包括存儲單元的內(nèi)建自測BIST電路、掃描鏈電路和邊界掃描電路。BIST電路是為了測試而設(shè)計的專門電路，它可以來自半導(dǎo)體生產(chǎn)廠商，也可以用商用的工具自動產(chǎn)生。掃描鏈電路一般是用可掃描的寄存器代替一般的寄存器，由于帶掃描功能的寄存器的延時與一般的寄存器并不一致，所以在綜合工具進(jìn)行時序分析時最好就能考慮這種“附加”的延遲。邊界掃描電路主要用來對電路板上的連接進(jìn)行測試，也可以把內(nèi)部掃描鏈的結(jié)果從邊界掃描電路引入。

形式驗證是一種靜態(tài)的驗證手段，它根據(jù)電路結(jié)構(gòu)靜態(tài)地判斷兩個設(shè)計在功能上是否等價，從而判斷一個設(shè)計在修改前和修改后其功能是否保持一致。

靜態(tài)時序分析:靜態(tài)時序分析是CI開發(fā)流程中非常重要的一環(huán)。通過靜態(tài)時序分析，一方面可以了解到關(guān)鍵路徑的信息，分析關(guān)鍵路徑的時序;另一方面，還可以了解到電路節(jié)點的扇出情況和容性負(fù)載的大小。

布局:布局被認(rèn)為是整個后端流程最關(guān)鍵的一步，布局首先是在滿足電路時序要求的條件下得到盡可能小的實現(xiàn)面積，其次布局也是把整個設(shè)計劃分成多個便于控制的模塊。布局的內(nèi)容包括把單元或宏模塊擺放到合適的位置，其目的是為了最大限度地減小連線的RC延遲和布線的寄生電容效應(yīng)，此外，良好的布局還可以減小芯片面積和降低布線時出現(xiàn)擁賽現(xiàn)象的幾率。

插入時鐘樹:時鐘樹又稱時鐘網(wǎng)絡(luò)，是指位于時鐘源和它所有扇出的寄存器時鐘輸入端之間的BUFFER驅(qū)動邏輯，時鐘樹通常根據(jù)物理布局情況生成。時鐘樹的插入關(guān)鍵在于如何控制時鐘信號延時和時鐘信號扭曲，因為較大的延遲對解決電路的保持時間問題不利，較大的時鐘扭曲往往增加寄存器鎖存不穩(wěn)定數(shù)據(jù)的幾率。但是時鐘信號延遲和時鐘信號扭曲問題是對矛盾，如果設(shè)計對兩者都要求比較嚴(yán)格的話，時鐘樹的插入往往需要考慮比較多。

布線:布線分為兩個階段完成:預(yù)布線和詳細(xì)布線，預(yù)布線時版圖工具把整個芯片劃分為多個較小的區(qū)域，布線器只是估算各個小區(qū)域的信號之間最短的連線長度，并以此來計算連線延遲，這個階段并沒有生成真正的版圖連線。詳細(xì)布線階段，布線器根據(jù)預(yù)布線的結(jié)果和最新的時序約束條件生成真正的版圖連線。但是如果預(yù)布線的時間比布局運行的時間還要長，這就意味著布局的結(jié)果是失敗的，這時候就需要重新布局以減少布線的擁賽。

布局布線完成之后，EDA工具根據(jù)布局布線的結(jié)果產(chǎn)生電路網(wǎng)表，產(chǎn)生真正的互連線延遲數(shù)據(jù)，這樣以前綜合工具DC根據(jù)線負(fù)載模型計算出來的延遲數(shù)據(jù)與這些互連線延遲數(shù)據(jù)相比是不夠精確的，因此把這些版圖提取出來的互連線延遲數(shù)據(jù)反標(biāo)給DC重新進(jìn)行綜合優(yōu)化，如果生成的網(wǎng)表滿足了時序、面積及功耗要求后就生成電路版圖，電路版圖經(jīng)過驗證就可以制成芯片。超級秘書網(wǎng)：

參考文獻(xiàn)：

[1]王金明，揚吉斌.數(shù)字系統(tǒng)設(shè)計與verligoHDL[M].北京:電子工業(yè)出版社，2002

[2]牛風(fēng)舉，劉元成等.基于PI復(fù)用的數(shù)字CI設(shè)計技術(shù)[M].北京:電子工業(yè)出版社，2003