前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇接口設(shè)計(jì)論文范文，相信會(huì)為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

接口設(shè)計(jì)論文范文第1篇

從結(jié)構(gòu)上，檢測接口可以分為DAC單元、濾波放大單元、二線接口單元、混合單元、信號(hào)調(diào)理單元、ADC單元和FPGA系統(tǒng)單元。

1.1DAC與濾波放大單元DAC與濾波放大單元用于將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，并完成對(duì)信號(hào)的調(diào)理、幅度調(diào)節(jié)與功率放大功能。其硬件電路如圖2所示。該單元由3部分電路組成，分別是DAC芯片電路、無源濾波電路和差分放大電路。DAC芯片為ADI公司生產(chǎn)的高性能、低功耗CMOS數(shù)模轉(zhuǎn)換芯片AD9762，AD9762為12位分辨率，支持最高125MS/s的更新速率。該芯片使用5V、3.3V可選單電源供電，最高功耗175mW，2mA～20mA差分電流輸出，負(fù)載RLOAD為100Ω時(shí)輸出電壓范圍為0.2V～2V[2]。FSADJ引腳連接外接電阻RSET，用于滿量程電流輸出調(diào)節(jié)。REFIO引腳用于基準(zhǔn)電壓VRFE輸入/輸出，選擇內(nèi)部1.2V基準(zhǔn)電源時(shí)通過一個(gè)0.1μF電容與模擬地連接。其差分輸出電壓VDOUT與輸入的12位數(shù)字代碼（DCODE）的關(guān)系式為。無源濾波電路由電感與電容組成截止頻率為20MHz的7階巴特沃斯低通濾波器，用于信號(hào)整形和消除毛刺干擾。差分放大電路以全差分放大器AD8476為核心組成，用于將通過無源濾波電路的模擬差分信號(hào)進(jìn)行增益調(diào)節(jié)和功率放大。AD8476是一款功耗極低的全差分精密放大器，其帶寬為6MHz，使用±5V電源供電時(shí)的輸出電壓范圍為-4.845V～4.82V[3]。檢測激勵(lì)信號(hào)的峰峰值為4.3V和6.2V，而DAC的輸出峰峰值電壓為2V，因而差分放大電路的增益應(yīng)當(dāng)大于3.1，這樣才能使得激勵(lì)生成通道的輸出信號(hào)幅值符合檢測需求?？紤]到DAC的轉(zhuǎn)換效率和可能存在的誤差，可設(shè)計(jì)差分放大電路具有兩個(gè)略大于滿幅度輸出的增益值。圖2中使用外部擴(kuò)展電阻R1～R6組成反饋電阻網(wǎng)絡(luò)，其中R1=R2=10kΩ為輸入電阻，R3=R6=24kΩ、R4=R5=33kΩ為兩組反饋電阻。該電路的增益值分別為A1=R3/R1=2.4，A2=R4/R1=3.3。為了提高檢測接口的自動(dòng)化程度，使用1個(gè)2路2：1電子開關(guān)ADG736用于兩組反饋電阻的切換，通過改變其控制端IN1和IN2的電平邏輯，完成開關(guān)動(dòng)作。ADG736使用5V供電時(shí)，導(dǎo)通電阻RON為2.5Ω，帶寬大于200MHz，通過峰值電壓為5V。

1.2二線接口與混合電路單元二線接口與混合電路單元用于為信號(hào)激勵(lì)與數(shù)據(jù)采集提供對(duì)外二線接口和實(shí)現(xiàn)收發(fā)信號(hào)的雙工傳輸。其硬件電路如圖3所示。二線接口電路由電壓比為1的變壓器以及電阻RS1、RS2和電容C9、C10組成，用于提供檢測電路對(duì)外的二線接口，實(shí)現(xiàn)接收與發(fā)送信號(hào)的傳輸，同時(shí)可以隔離外部直流信號(hào)。RS1、RS2用于與線路負(fù)載阻抗匹配并隔離遠(yuǎn)端反射和提供線路的能量交換，電容C9、C10用于配合組成激勵(lì)發(fā)送端擴(kuò)展濾波電路?；旌蠁卧墓δ苁且浑A模擬回波抵消，用于抵消本地發(fā)送信號(hào)。圖2中R7～R10為輸入電阻，同時(shí)與C3～C8組成一階低通濾波器。兩個(gè)儀表放大器AD8429用于將二線平衡信號(hào)轉(zhuǎn)換為單端信號(hào)。AD8429為低噪聲、高精度儀表放大器，其增益為1時(shí)增益精度為0.02%、CMRR為80dB、帶寬為15MHz，使用±12V電源供電時(shí)其輸出電壓范圍為-10.1V～10.7V，使用單個(gè)增益控制電阻RG能夠控制其增益范圍為1～1000，其增益控制關(guān)系為G=1+6kΩ/RG[4]。LT6600-10將一個(gè)全差分放大器與一個(gè)近似切比雪夫(Chebyshev)頻率響應(yīng)的四階10MHz低通濾波器集成在一起。芯片為低噪聲全差分輸入/輸出放大器，內(nèi)部集成兩個(gè)運(yùn)算放大器、電阻電容網(wǎng)絡(luò)，組成1倍增益放大電路和一個(gè)10MHz低通濾波器，使用±5V電源供電時(shí)其輸出電壓范圍可達(dá)到±5V。若線路電阻RS與負(fù)載電阻RL完全匹配，則第二個(gè)AD8429的增益值為2時(shí)，混合電路的輸出U′3=U3?？紤]到阻抗失配現(xiàn)象的普遍存在，因此選擇電位器作為第二個(gè)AD8429的增益控制電阻，在線路阻抗失配的條件下，通過調(diào)節(jié)增益控制電阻來實(shí)現(xiàn)混合單元消除近端信號(hào)的目的。根據(jù)前文所述，可以得到混合電路輸出信號(hào)U′3與二線輸入信號(hào)U3比值跟增益控制電阻RG之間的關(guān)系。因此只要知道RG的值，就能夠通過式(5)準(zhǔn)確地對(duì)通過混合單元造成的輸入信號(hào)幅值的線性誤差進(jìn)行修正。為了提高檢測接口的自動(dòng)化程度和實(shí)現(xiàn)對(duì)RG值的實(shí)時(shí)感知，選擇數(shù)字電位計(jì)AD5272作為第二個(gè)AD8429的增益控制電阻。AD5272為1024位分辨率、1%電阻容差誤差、I2C接口和50-TP存儲(chǔ)器數(shù)字變阻器，最大阻值為20kΩ，可使用5V電源供電[6]，其阻值調(diào)節(jié)步長為1.95Ω。

1.3信號(hào)調(diào)理與ADC單元信號(hào)調(diào)理與ADC單元用于將混合電路輸出的模擬差分信號(hào)轉(zhuǎn)換為輸入信號(hào)并輸入到FPGA，該部分為數(shù)據(jù)采集的核心單元，其硬件電路如圖4所示。由于被測信號(hào)的最高頻率不超過2.048MHz，根據(jù)奈奎斯特采樣定理，使用4.096MHz采樣速率進(jìn)行采樣就能得到信號(hào)完整的信息，但是在工程中，通常使用5～10倍速率進(jìn)行采樣。因此ADC選擇12位、10MS/s采樣速率模/數(shù)轉(zhuǎn)換器AD9220，其為+5V單電源供電，70dB信噪比，86dB無雜散動(dòng)態(tài)范圍，內(nèi)置片內(nèi)高性能、低噪聲采樣保持放大器和可編程基準(zhǔn)電壓源，并具有滿量程輸出指示功能[7]。使用1V基準(zhǔn)電壓時(shí)其輸入范圍為2V(峰-峰值)。信號(hào)調(diào)理電路應(yīng)當(dāng)具有抗混疊濾波和信號(hào)幅度調(diào)節(jié)的功能。該電路選擇全差分放大器AD8476組成，考慮到檢測時(shí)輸入信號(hào)的幅值大于ADC的輸入范圍，因而選擇其輸入電阻為10kΩ，選擇數(shù)字電位器AD5272為反饋電阻RF，則其增益值G4=RF/10kΩ，電路的增益值為0.0002～2可調(diào)。放大器輸出經(jīng)過2個(gè)100Ω電阻和2個(gè)電容組成的低通濾波器后送至ADC。同時(shí)，AD8476以ADC的基準(zhǔn)電壓VREF為共模參考電壓。

1.4FPGA單元FPGA單元以Xilinx公司的FPGA芯片XC3S400為核心電路組成，其程序存儲(chǔ)芯片為XCF02S，使用40MHz有源晶振，5V電源供電，使用穩(wěn)壓芯片提供電路所需的3.3V、2.5V和1.2V電源。USB接口作為微處理器常用的外部總線接口，目前已經(jīng)得到了廣泛的應(yīng)用[8]，因此考慮選用USB2.0接口作為FPGA與上位機(jī)之間的數(shù)據(jù)接口。同時(shí)采用JTAG接口用于FPGA和其配置芯片的程序燒寫。關(guān)于FPGA電路的設(shè)計(jì)、開發(fā)技術(shù)已經(jīng)較為成熟，本設(shè)計(jì)相比與其他通用FPGA電路的設(shè)計(jì)并無獨(dú)特之處，因此不再對(duì)FPGA單元進(jìn)行詳細(xì)描述。

2FPGA程序設(shè)計(jì)

在檢測接口電路的設(shè)計(jì)中，F(xiàn)PGA是檢測接口電路的信息傳輸與控制單元的核心，其可編程配置能力和能夠高速、并行處理數(shù)字信號(hào)的能力是檢測接口的靈活性和升級(jí)性的關(guān)鍵。其內(nèi)部程序使用Xilinx公司的FPGA開發(fā)環(huán)境ISE進(jìn)行設(shè)計(jì)并完成燒寫。程序設(shè)計(jì)使用模塊化設(shè)計(jì)思想，其結(jié)構(gòu)示意圖如圖5所示，可以分USB傳輸、管理控制、DAC傳輸、輸出增益控制、混合單元控制、信號(hào)調(diào)理控制、ADC傳輸控制和增益補(bǔ)償8個(gè)模塊。下面就各個(gè)模塊的功能分別進(jìn)行介紹。(1)USB傳輸模塊，用于通過FPGA單元上的USB接口電路實(shí)現(xiàn)FPGA芯片與上位機(jī)的信息傳輸，具有USB電路的配置功能，并實(shí)現(xiàn)標(biāo)準(zhǔn)USB信號(hào)封裝、解封裝功能，將接收到的上位機(jī)信號(hào)解封裝為透明數(shù)據(jù)傳送到管理控制模塊和DAC傳輸模塊，將管理控制模塊、增益補(bǔ)償模塊輸出信號(hào)封裝為標(biāo)準(zhǔn)USB信號(hào)通過USB接口電路傳輸?shù)缴衔粰C(jī)。(2)管理控制模塊，是整個(gè)程序的主控單元。該模塊用于接收USB傳輸模塊輸出的控制信號(hào)，對(duì)其余的通信模塊進(jìn)行控制，并輸出檢測電路的工作狀態(tài)到USB傳輸模塊，最終傳輸?shù)缴衔粰C(jī)。同時(shí)用于控制其余模塊的工作狀態(tài)，接收混合單元控制模塊、信號(hào)調(diào)理控制模塊、ADC傳輸模塊輸出的反饋信息進(jìn)行工作狀判斷，根據(jù)混合單元控制模塊、信號(hào)調(diào)理控制模塊反饋信息控制增益補(bǔ)償模塊的補(bǔ)償量。(3)DAC傳輸模塊，在管理控制模塊的控制下工作，接收USB傳輸模塊輸出的激勵(lì)信號(hào)，并將信號(hào)轉(zhuǎn)換為DAC芯片的數(shù)據(jù)輸入信號(hào)，同時(shí)為DAC芯片提供轉(zhuǎn)換時(shí)鐘。(4)輸出增益控制模塊，用于在管理控制模塊輸出的控制信號(hào)下工作，根據(jù)需求通過兩路輸出信號(hào)IN1和IN2分別控制差分放大電路的2個(gè)電子開關(guān)ADG736。(5)混合單元控制模塊，用于在管理控制模塊輸出的控制信號(hào)下工作，根據(jù)需求通過輸出I2C信號(hào)控制混合單元的數(shù)字電位計(jì)AD5272的阻值，完成信號(hào)混合功能，并將AD5272的阻值信息反饋給管理控制單元。(6)信號(hào)調(diào)理控制模塊，用于在管理控制模塊輸出的控制信號(hào)下工作，根據(jù)需求通過輸出2路I2C信號(hào)控制信號(hào)調(diào)理電路的2個(gè)數(shù)字電位計(jì)AD5272的阻值，完成信號(hào)調(diào)理功能，并將2個(gè)AD5272的阻值信息反饋給管理控制單元。(7)ADC傳輸模塊，在管理控制模塊的控制下工作，接收DAC芯片輸出的采樣數(shù)據(jù)，并將數(shù)據(jù)傳輸?shù)皆鲆嫜a(bǔ)償模塊，同時(shí)為ADC芯片提供采樣時(shí)鐘。該模塊同時(shí)接收ADC輸出的滿量程指示信號(hào)和數(shù)據(jù)輸入指示信號(hào)，并傳送給管理控制模塊。(8)增益補(bǔ)償模塊，用于接收來自ADC傳輸模塊的采樣數(shù)據(jù)和管理控制模塊輸出的增益補(bǔ)償信息，對(duì)ADC芯片采樣獲得的信號(hào)進(jìn)行增益補(bǔ)償，實(shí)現(xiàn)檢測信號(hào)的完整性。

3結(jié)論

接口設(shè)計(jì)論文范文第2篇

地面測試臺(tái)的測試對(duì)象為某采編存儲(chǔ)器。測試臺(tái)的主要功能包括向采編存儲(chǔ)器提供模擬信號(hào)供其采集，向采編存儲(chǔ)器下發(fā)控制命令，接收采編存儲(chǔ)器下發(fā)的高速LVDS實(shí)時(shí)數(shù)據(jù)并進(jìn)行后續(xù)處理。測試臺(tái)的整體結(jié)構(gòu)如圖1所示。CPCI總線上掛有3個(gè)CPCI板卡，分別為CPU卡、接口卡、信源卡。其中，CPU卡為處理系統(tǒng)，接口卡和信源卡為功能卡。本文將以接口卡為主要依據(jù)來介紹如何以FPGA邏輯控制來實(shí)現(xiàn)CPCI局部總線接口和高速LVDS接口。

2LVDS高速數(shù)據(jù)接口實(shí)現(xiàn)

2．1LVDS接口硬件電路設(shè)計(jì)由于趨膚效應(yīng)和介質(zhì)損耗，高速信號(hào)在傳輸過程中會(huì)衰減。因此，當(dāng)傳輸距離較長時(shí)，往往要使用電纜驅(qū)動(dòng)器和均衡器來保證高速數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。電纜驅(qū)動(dòng)器將信號(hào)以最大功率耦合到電纜上［4］，延長信號(hào)的傳輸距離，電纜均衡器可以對(duì)傳輸?shù)男盘?hào)進(jìn)行高頻補(bǔ)償，以至達(dá)到標(biāo)準(zhǔn)邏輯電位。本設(shè)計(jì)中，LVDS串行器/解串器分別選用TI公司的SN65LV1203和SN65LV1224，信號(hào)驅(qū)動(dòng)器/電纜均衡器分別選用NS公司的CLC001和CLC014。LVDS接口電路結(jié)構(gòu)如圖2所示，采編存儲(chǔ)器的FPGA控制LVDS串行器將10bit并行數(shù)據(jù)轉(zhuǎn)換成差分串行數(shù)據(jù)，再通過電纜驅(qū)動(dòng)器將信號(hào)耦合到電纜上。地面測試臺(tái)的電纜均衡器對(duì)接收到的信號(hào)進(jìn)行高頻補(bǔ)償之后傳送給解串器，解串器根據(jù)參考時(shí)鐘將差分串行數(shù)據(jù)轉(zhuǎn)換成10bit的并行數(shù)據(jù)，由FP-GA進(jìn)行后續(xù)的處理。

2．2FPGA邏輯控制LVDS數(shù)據(jù)接收由于CPCI接口傳輸?shù)臅r(shí)鐘和LVDS數(shù)據(jù)接收電路的時(shí)鐘不匹配，為了保證數(shù)據(jù)傳輸?shù)目煽啃?，在編寫VHDL語言程序時(shí)FPGA內(nèi)部調(diào)用一個(gè)異步時(shí)鐘控制的緩存FIFO［8］IP核來對(duì)接收到的LVDS高速數(shù)據(jù)進(jìn)行緩存，如圖2所示。上位機(jī)通過配置PCI9054的傳輸計(jì)數(shù)寄存器，將一次DMA傳輸?shù)臄?shù)據(jù)量設(shè)置為2kbyte。寫FIFO的時(shí)鐘為18．432MHz，讀FIFO的時(shí)鐘為36．864MHz，當(dāng)FIFO內(nèi)數(shù)據(jù)量達(dá)到2kbyte時(shí)，F(xiàn)PGA立即通知上位機(jī)啟動(dòng)一次DMA傳輸。經(jīng)計(jì)算，從FIFO內(nèi)讀走2kbyte數(shù)據(jù)大約耗時(shí)54μs，在這個(gè)時(shí)間段內(nèi)寫入FIFO的數(shù)據(jù)量大約為1kbyte，所以，當(dāng)DMA傳輸結(jié)束時(shí)，F(xiàn)IFO內(nèi)數(shù)據(jù)不足2kbyte，上位機(jī)直到FIFO內(nèi)數(shù)據(jù)量再次達(dá)到2kbyte時(shí)才會(huì)啟動(dòng)下一次的DMA傳輸。為了避免PCI9054不能立即執(zhí)行DMA傳輸而導(dǎo)致FIFO數(shù)據(jù)溢出，F(xiàn)IFO容量要大于2kbyte。本設(shè)計(jì)中選擇容量為4kbyte的FIFO，經(jīng)驗(yàn)證，不會(huì)出現(xiàn)FIFO溢出現(xiàn)象。

3CPCI局部總線接口實(shí)現(xiàn)

實(shí)現(xiàn)CPCI接口協(xié)議一般有兩種方法。其中一種方法為:利用FPGA實(shí)現(xiàn)接口邏輯。這種方法雖然可以充分利用FPGA的資源，減小成本，但PCI邏輯十分復(fù)雜，可靠性不能得到保證，且開發(fā)周期長。另外一種方法為:采用專用的PCI接口控制芯片。專用接口芯片功能強(qiáng)大，性能穩(wěn)定，設(shè)計(jì)方便，很大程度上減少了設(shè)計(jì)者的工作量，縮短了開發(fā)周期。所以，本設(shè)計(jì)中選擇使用PCI9054接口控制芯片與FPGA配合工作的方式來實(shí)現(xiàn)CPCI局部總線接口通信。

3．1EEPROM的配置在Windows環(huán)境下，為有效管理多塊CPCI板卡資源，實(shí)現(xiàn)多卡協(xié)同工作。通過設(shè)置EEPROM配置選項(xiàng)中的ClassCode/REV值，解決使用同一驅(qū)動(dòng)情況下，多塊CPCI板卡識(shí)別問題。地面測試臺(tái)含信源卡和接口卡兩塊CPCI功能板卡，圖3為接口卡的EEPROM配置文件截圖，各板卡需要設(shè)置不同的ClassCode/Rev(圖中紅色選框部分)，上位機(jī)程序通過識(shí)別不同的ClassCode/Rev達(dá)到控制不同板卡的目的。ClassCode/Rev為一個(gè)32bit數(shù)據(jù)，規(guī)定高8bit作為不同板卡區(qū)分標(biāo)志，低24bit保留。其中D31～D28功能標(biāo)識(shí)，區(qū)分是否為信源卡、接口卡等功能卡。D27～D24數(shù)量標(biāo)識(shí)，區(qū)分當(dāng)前功能卡的數(shù)量，具體約束如下表1所示。

3．2CPCI局部總線實(shí)現(xiàn)方法

3．2．1PCI9054工作模式選擇PCI9054總線控制芯片有3種工作模式，即M模式、C模式、J模式。其中，C模式最為簡單，類似于單片機(jī)的工作方式，它的地址線和數(shù)據(jù)線分開使用，可以很方便地控制本地時(shí)序。所以本設(shè)計(jì)中PCI9054工作于C模式，由FPGA邏輯控制本地時(shí)序來完成CPCI局部總線與功能板卡之間的通信。

3．2．2CPCI總線訪問本地總線PCI9054的訪問方式選擇DMA方式。PCI9054作為主控設(shè)備，通過內(nèi)部的DMA控制器來實(shí)現(xiàn)局部總線上數(shù)據(jù)與CPCI總線上數(shù)據(jù)的傳輸。在DMA訪問方式下，一個(gè)總線周期的時(shí)序如圖4所示。當(dāng)CPCI總線訪問本地總線時(shí)，PCI9054內(nèi)部的DMA控制器發(fā)出LHOLD信號(hào)來申請(qǐng)控制局部總線，當(dāng)其收到響應(yīng)信號(hào)LHOLDA后，才獲得局部總線的控制權(quán)。當(dāng)ADS#信號(hào)有效時(shí)，局部總線上的地址信號(hào)LA為有效地址;當(dāng)BLAST#信號(hào)有效時(shí)，代表一次單周期訪問開啟;READY#為本地總線的狀態(tài)反饋信號(hào)，只有當(dāng)其有效時(shí)，表示本地總線已經(jīng)準(zhǔn)備好，才可以進(jìn)行訪問;當(dāng)LW/R#為高時(shí)，代表單周期訪問為寫操作，當(dāng)LW/R#為低時(shí)，代表單周期訪問為讀操作。在本設(shè)計(jì)中，F(xiàn)PGA通過識(shí)別地址信號(hào)LA來判斷具體的操作類型。當(dāng)上位機(jī)向接口卡下發(fā)控制命令時(shí)，為CPCI總線到本地總線的數(shù)據(jù)傳輸，具體的工作流程為:當(dāng)上位機(jī)下發(fā)命令時(shí)，啟動(dòng)一次單周期寫訪問，同時(shí)下發(fā)特定的寫地址LA1，F(xiàn)PGA反饋READY#信號(hào)，并判斷到LW/R#信號(hào)為高，即得知上位機(jī)要下發(fā)數(shù)據(jù)，便從該特定地址LA1將命令代碼讀出，進(jìn)行解碼之后將命令下發(fā)給采編存儲(chǔ)器。當(dāng)接口卡向上位機(jī)傳輸LVDS高速數(shù)據(jù)時(shí)，為本地總線到CPCI總線的數(shù)據(jù)傳輸，具體的工作流程為:當(dāng)圖1中所示的LVDS數(shù)據(jù)緩存FIFO內(nèi)數(shù)據(jù)量達(dá)到2kbyte，啟動(dòng)一次DMA傳輸，即一次DMA傳輸將2kbyte的數(shù)據(jù)上傳給上位機(jī)進(jìn)行實(shí)時(shí)顯示與處理。上位機(jī)通過下發(fā)特定地址信號(hào)LA2來向FPGA查詢FIFO內(nèi)數(shù)據(jù)量是否達(dá)到2kbyte，一旦其得到緩存FIFO內(nèi)數(shù)據(jù)量滿足要求的信息，立即啟動(dòng)一次單周期讀訪問，并向FPGA下發(fā)數(shù)據(jù)傳輸?shù)刂稬A3，F(xiàn)PGA反饋READY#信號(hào)，并判斷到LW/R#信號(hào)為低，便將LVDS數(shù)據(jù)通過地址LA3上傳給上位機(jī)。

4設(shè)計(jì)驗(yàn)證

將信源卡和接口卡分別插到背板上的2號(hào)和3號(hào)物理槽中，1號(hào)物理槽為系統(tǒng)槽，打開計(jì)算機(jī)系統(tǒng)，安裝驅(qū)動(dòng)之后，兩塊功能板卡均能夠被識(shí)別。分別對(duì)兩塊板卡進(jìn)行操作，均能實(shí)現(xiàn)各自的功能且互不影響，說明EEPROM的配置正確可行。以接口卡為例，用Chipscope來監(jiān)測CPCI總線對(duì)本地進(jìn)行讀、寫操作的實(shí)際過程，圖5和圖6分別為單周期讀訪問時(shí)序截圖和單周期寫訪問截圖。如圖5所示，當(dāng)FIFO內(nèi)數(shù)據(jù)量達(dá)到2kbyte時(shí)，信號(hào)f_fifo_hf變高，此時(shí)啟動(dòng)一次單周期讀訪問，LW/R#為低，通過地址0008h將數(shù)據(jù)87h上傳給上位機(jī)。實(shí)際時(shí)序與第3節(jié)介紹的本地總線向CPCI總線傳輸數(shù)據(jù)的理論時(shí)序一致，對(duì)接收到的數(shù)據(jù)文件進(jìn)行分析，數(shù)據(jù)結(jié)構(gòu)完整，數(shù)據(jù)包計(jì)數(shù)連續(xù)，沒有丟數(shù)現(xiàn)象，驗(yàn)證了本設(shè)計(jì)中本地總線向CPCI總線傳輸數(shù)據(jù)的正確性。如圖6所示，上位機(jī)向FPGA下發(fā)控制信號(hào)，此時(shí)啟動(dòng)一次單周期寫訪問，LW/R#為高，F(xiàn)PGA通過地址0004h獲得命令代碼67h。實(shí)際通信時(shí)序與第3節(jié)介紹的CPCI總線向本地總線傳輸數(shù)據(jù)的理論時(shí)序一致，且命令下發(fā)正確，驗(yàn)證了本設(shè)計(jì)中CPCI總線向本地總線傳輸數(shù)據(jù)的正確性。

5總結(jié)

接口設(shè)計(jì)論文范文第3篇

關(guān)鍵詞：CPUIC卡TDA8007ISO7816

IC卡（IntegratedCircuitcard）即集成電路卡，是將一個(gè)集成電路芯片鑲嵌于朔料基片中，封裝成卡的形式，外形與常用的覆蓋磁條的磁卡相似。IC卡芯片具有寫入和存儲(chǔ)數(shù)據(jù)的能力。IC卡存儲(chǔ)器中的內(nèi)容根據(jù)需要可以有條件地供外部讀取，或供內(nèi)部信息處理和判定。根據(jù)卡中所鑲嵌的集成電路的不同，可以分成存儲(chǔ)器卡、邏輯加密卡、CPU卡三類。其中CPU卡即為由中央處理器CPU、EEPROM、隨機(jī)存儲(chǔ)器RAM以及固化在只讀存儲(chǔ)器ROM中的片內(nèi)操作系統(tǒng)COS（ChipOperationSystem）組成的IC卡。IC卡按與外界數(shù)據(jù)傳送的形式來分，有接觸式和非接觸式兩種。

圖1T=0的CPU卡APDU指令實(shí)現(xiàn)流程

1CPUIC卡T=0的協(xié)議介紹

目前大多數(shù)CPUIC卡采用T=0模式。所謂T=0，即CPUIC卡與接口設(shè)備（即讀寫器）中數(shù)據(jù)傳輸方式為異步半雙工字符傳輸模式。

從T=0協(xié)議的功能出發(fā)，該協(xié)議的實(shí)現(xiàn)可以分為物理層、數(shù)據(jù)鏈路層、終端傳輸層和應(yīng)用層。其中物理層和數(shù)據(jù)鏈路層可以具體參看ISO7816標(biāo)準(zhǔn)。在T=0協(xié)議應(yīng)用，終端傳輸層和應(yīng)用層實(shí)際上是不易分割來說明的，下面簡單說明。

終端傳輸層根據(jù)卡片返回的過程字符和狀態(tài)字節(jié)執(zhí)行相應(yīng)的操作，使讀寫器對(duì)數(shù)據(jù)的處理過程明朗清晰。卡片返回的過程字節(jié)和狀態(tài)字節(jié)跟應(yīng)用層發(fā)送給卡的APDU（ApplicationProtocolDataUnit，應(yīng)用協(xié)議數(shù)據(jù)單元）和VPP使用等有關(guān)。表1為VPP未用時(shí)的終端傳輸層中返回的過程字節(jié)。

表1

字節(jié)值結(jié)果

ACKINSVPP空閑，所有其余的數(shù)據(jù)字節(jié)相繼續(xù)被傳送

INS+''''FF''''VPP空閑，下一個(gè)數(shù)據(jù)字節(jié)隨后被傳送

SW1SW2VPP空閑，接口設(shè)備等待SW2字節(jié)

應(yīng)用層即為由CLA、INS、P1、P2、P3作為命令頭組成的命令消息體的APDU響應(yīng)和應(yīng)答處理層。其中CLA為指令類別，INS為指令碼，P1、P2為參數(shù)，P3為根據(jù)APDU的不同格式為發(fā)送給卡的數(shù)據(jù)長度或期望響應(yīng)的數(shù)據(jù)長度。APDU的幾種情況如表2所列。

表2

命令頭發(fā)送數(shù)據(jù)長度發(fā)送的數(shù)據(jù)期望應(yīng)答的數(shù)據(jù)長度

通用APDUCLAINSP1PLCDataLE

情況一CLAINSP1P

情況二CLAINSP1PLE

情況三CLAINSP1PLCData

情況四CLAINSP1P2LCDataLE

CPU卡對(duì)接口設(shè)備（即讀寫器）的應(yīng)答APDU情況如表3所列。

表3

體尾

數(shù)據(jù)DataSW1SW2

其中體中的數(shù)據(jù)字節(jié)數(shù)由命令A(yù)PDU中的LE指出；SW1、SW2是必備的，可以指明命令A(yù)PDU執(zhí)行正確或執(zhí)行出錯(cuò)的錯(cuò)誤類型。

2基于T=0傳輸協(xié)議的CPUIC的APDU指令流程

根據(jù)目前CPU卡的常用T=0協(xié)議、自帶編程升壓電路的應(yīng)用情況，以及本讀寫器接收IC卡數(shù)據(jù)報(bào)文直接發(fā)送PC機(jī)處理的特點(diǎn)，本讀寫器可行的APDU命令和響應(yīng)的處理流程如圖1所示。

3讀寫器的硬件組成

讀寫器的硬件部分主要由IC接口管理芯片TDA8007、MCUAT89C52、外部數(shù)據(jù)存儲(chǔ)器W24257S、串口電平轉(zhuǎn)換芯片MAX3226、安全I(xiàn)C卡座（即SAM卡座）、應(yīng)用IC卡座、鍵盤口供電的串口通信線及其它相關(guān)元器件組成。

圖2所示為通過PC機(jī)控制管理的外置于PC機(jī)的接觸式CPUIC卡讀寫器。通過定制的數(shù)據(jù)線，該讀寫器的5V直流電源可直接由鍵盤口提供，同時(shí)數(shù)據(jù)線還負(fù)責(zé)PC機(jī)與讀寫器的串行數(shù)據(jù)交換。在大部分IC卡讀寫應(yīng)用中，都涉及到IC卡的認(rèn)證和數(shù)據(jù)讀寫的國解密問題，所以本讀寫器除了提供一個(gè)供用戶使用的IC卡接口卡座外，還內(nèi)置了一個(gè)SAM卡，即安全I(xiàn)C卡卡座，以方便安裝SAM卡，保證應(yīng)用IC卡讀寫時(shí)的數(shù)據(jù)安全，保護(hù)用戶的利益。

硬件的其它組成部分，如處理器，目前采用Atmel的89C52。其4KB的Flash程序存儲(chǔ)器可以滿足讀寫器的程序空間需要。由于PC機(jī)與89C52、89C52與TDA8007的數(shù)據(jù)交換要求的暫存數(shù)據(jù)空間比較大，89C52提供的256字節(jié)不夠，需外加一片數(shù)據(jù)存儲(chǔ)器。本讀寫器中使用的是華邦的W24257S。其有32KB存儲(chǔ)容量，IC接口部分的主要芯片為Philips的TDA8007。

4IC卡接口芯片應(yīng)用

下面介紹一下TDA8007及其應(yīng)用。TDA8007的原理結(jié)構(gòu)如圖3所示。

TDA8007芯片能夠提供兩個(gè)能同時(shí)滿足ISO7816標(biāo)準(zhǔn)及EMV和GSM11-11標(biāo)準(zhǔn)的IC卡讀寫接口。在本讀寫器中，一個(gè)用于與應(yīng)用IC通信，另一個(gè)用于與安全I(xiàn)C卡通信。與上文CPU卡的觸點(diǎn)圖相對(duì)應(yīng)，CLKi、RSTi、VCCi、I/Oi、GNDCi、PRESi、C4i、C8i（其中i=1,2；C4i、C8i未用；PRESi可用于檢測IC卡是否插入。具體應(yīng)用可參看TDA8007的技術(shù)文檔）都直接由TDA8007提供給IC卡接口相連，MCU只需通過其接口控制并行通信來管理TDA8007，便可實(shí)現(xiàn)對(duì)IC卡的上電、下電及讀寫數(shù)據(jù)處理。其中，微處理器既可以通過總線復(fù)用把TDA8007內(nèi)部的所有寄存器作為外部存儲(chǔ)器，用MOVX尋址，也可以通過非總線復(fù)用方式訪問，此時(shí)TDA8007用AD0～AD3來區(qū)分內(nèi)部各寄存器。另外，TDA8007的片選信號(hào)和外部中斷信號(hào)線可以方便讀寫器處理多個(gè)IC卡頭。TDA8007的特別硬件ESD處理、接口短路處理、電源出錯(cuò)處理等也給IC卡和IC卡讀寫器提供了比較高的安全保護(hù)；同時(shí)，TDA8007內(nèi)部集成的電源管理功能允許TDA8007的供電范圍可達(dá)2.7～6.0V，并且TDA8007通過電源管理可以給IC卡提供5.0V、3.0V及1.8V的電源，以適合不同工作電壓的IC卡應(yīng)用。

圖3IC卡接口芯片TDA8007的原理框圖

本讀寫器是通過總線復(fù)用對(duì)TDA8007的寄存器進(jìn)行控制的。其中MCU的P1.5為TDA8007的片選，P0口為與之通信的8位數(shù)據(jù)線，TDA8007的各寄存器預(yù)先被宏定義的成微處理器的一個(gè)外部數(shù)據(jù)單元（下面電程序處的定義），從而方便MCU訪問。下面結(jié)合TDA8007寄存器的定義和位分配，給出應(yīng)用TDA8007接口芯片對(duì)IC卡進(jìn)行上電激活和下電的程序。TDA8007的寄存器主要三類。第一類，通用寄存器：①卡槽選擇CSR；②硬件狀態(tài)HSR；③定時(shí)器TOR1、TOR2、TOR3。第二類，ISO7816串行處理寄存器：①串行狀態(tài)USR；②混合狀態(tài)MSR；③串行發(fā)送UTR；④串行接收URR；⑤隊(duì)列控制FCR。第三類，卡專屬寄存器：①可編程分頻PDR；②保護(hù)時(shí)間GTR；③串行控制UCR1、UCR2；④時(shí)鐘配置CCR；⑤上電控制PCR。注意：對(duì)于卡專屬的寄存器，即卡接口1、卡接口2分別對(duì)應(yīng)的寄存器，邏輯上具有相同的名及訪問地址，因而，對(duì)不同的瞳操作，需要通過CSR選擇對(duì)應(yīng)的卡槽來切換卡專卡屬寄存器的映射的物理空間。所以，接口設(shè)備每次從一個(gè)卡的上下電或讀寫轉(zhuǎn)向另一卡，都需要訪CSR設(shè)定對(duì)應(yīng)的卡槽。對(duì)于每個(gè)寄存器的位定義不再多述，主動(dòng)性者可參看TDA8007的技術(shù)文檔。

5上下電過程及具體程序

圖4為IC卡的上電時(shí)序圖。要實(shí)現(xiàn)之，需對(duì)PCR進(jìn)行寫操作。其中START=PCR.0，RSTIN=PCR.2，VUP上升表示激活了TDA8007中的電壓轉(zhuǎn)換電路。當(dāng)START置高時(shí)，只要能檢測到選定卡槽中的IC卡存在，且沒有TDA8007能檢測到并在HSR中指示的硬件錯(cuò)誤出現(xiàn)，則對(duì)應(yīng)IC卡接口的VCC1或VCC2將能被提供響應(yīng)的電平（5V、3V或1.8V）。隨后對(duì)應(yīng)卡的I/O數(shù)據(jù)線被置成高狀態(tài)（Z狀態(tài)），給IC卡提供設(shè)定的時(shí)鐘信號(hào)，常用為3.5712MHz。大約在START置高108ETU后，RSTIN置高。因?yàn)镽ST為RSTIN的拷貝，則對(duì)應(yīng)卡的RST被置高。然后，用TDA8007提供的定時(shí)器TOR3、TOR2設(shè)定對(duì)ATR（AnswerToRequest）即復(fù)位應(yīng)答首字節(jié)的最大等待時(shí)間120ETU（ElementTimeUnit），TOC設(shè)定定時(shí)器工作方式，便開始等待ATR首字節(jié)到來后做相應(yīng)處理。至此，IC卡上電激活工作完成，隨后可以根據(jù)ATR字節(jié)的要求的工作方式對(duì)IC卡進(jìn)行相應(yīng)的讀寫處理。具體見上電程序。

圖4TDA8007產(chǎn)生滿足ISO7816標(biāo)準(zhǔn)訴IC卡上電激活時(shí)序

TDA8007寄存器訪問的預(yù)定義

#include<absacc.h>

#defineXXXXBYTE[0x8000]//XXX表示CSR等各寄存器上電程序如下：

P1.5=0;//片選TDA8007

CSR&=0xf8；

CSR|=ncard;//選擇卡，ncard=1,2

CSR&=0xf7；

CSR|=0xf7;

CSR|=0x08;//復(fù)位UART的寄存器

UCR2&=0xf7；//異步模式，SAN=0

CCR&=0xdf；//時(shí)鐘停止于低電平

UCR2|=0x60;//關(guān)閉附加中斷及收發(fā)中斷

GTR=0xff;//保持時(shí)間12ETU

If(v==1)//v為函數(shù)變量

PCR|=0x08;//1.8V卡用

elseif(v==3)

PCR|=0x02;//3V卡用

Else

PCR&=0xfd;//5V卡用

UCR2&=0xfc;//CKU=PSC=0,--31

FCR=0x00;//1奇偶校驗(yàn)1FIFO

PDR=0x0c;//Divider=12

CCR=0x00;//不分頻

PCR&=0xfb;//RSTIN=0

UCR2|=0x04;//不自動(dòng)轉(zhuǎn)換

UCR1=0x01;//正向約定

UCR1&=0xf7；//接收模式

flag3=0;//復(fù)位定時(shí)標(biāo)志

flagatr=0;//接收ATR首字節(jié)定時(shí)標(biāo)志

PCR|=0x01;//激活

TOR2=0x6c;

TOR3=0x00;

TOC=0x61;//RST拉高前等待108ETU

while(flag3==0)；//定時(shí)時(shí)間到，在中斷中設(shè)置flag3=1

TOC=0x00；//關(guān)閉定時(shí)器

PCR|=0x04;//給復(fù)位拉高

TOR2=0x78;

TOR3=0x00;

TOC=0x61;//RST拉高前等待

flagatr=1;

ATR();//復(fù)位應(yīng)答處理函數(shù)

圖5為IC卡的下電時(shí)序圖。相對(duì)于上電時(shí)序，下電過程對(duì)時(shí)間的要求不是很嚴(yán)格，只要設(shè)計(jì)者控制TDA8007按照一定的順序置低START、RSTIN和停止CLK即可，然后TDA8007會(huì)自動(dòng)逐步釋放RST、I/O、Vcc及VUP。具體處理見下電程序。

下電程序：

P15=0；

PCR&=0xfe;//START=0；下電

PCR&=0xfb;//卡的復(fù)位腳保持0

CCR&=0xdf；//停止時(shí)鐘于低

CCR|=0x10;//停止時(shí)鐘

P15=1；

6使用TDA8007應(yīng)當(dāng)注意的問題

TDA8007對(duì)于Vcc、RST出錯(cuò)，芯片過熱（如圖IC卡為電源短路卡或金屬片），或IC卡插入拔出時(shí)都會(huì)產(chǎn)生中斷輸出。每次中斷處理結(jié)束，應(yīng)注意把HSR中的值讀入一個(gè)臨時(shí)地址，以便清楚HSR中的標(biāo)志。

每次發(fā)送數(shù)據(jù)到IC前，即接收IC卡的最后一個(gè)數(shù)據(jù)之前，應(yīng)設(shè)置寄存器UCR1中的LCT位，以便接收完IC卡的數(shù)據(jù)后，自動(dòng)切換成發(fā)送狀態(tài)。

對(duì)TDA8007部分布線時(shí)應(yīng)注意，時(shí)鐘信號(hào)線與其它線的隔離：最好被地線包圍。

對(duì)于電路板上TDA8007部分的電容應(yīng)盡量靠近TDA8007，其中電容Cap、Cbp、Cup尤其如此，并最好不要在這些電容連向TDA8007引腳過程中使用過孔；同時(shí)，Cap、Cup、Cbp電容的ESR要盡量小。

對(duì)TDA8007處理的兩個(gè)IC卡座中的任何一個(gè)執(zhí)行上電、下電、讀寫卡操作之前，必須執(zhí)行選擇卡座的操作函數(shù)，以便選中具體的IC卡進(jìn)行處理。

對(duì)IC卡操作中上電時(shí)序中的定時(shí)，讀寫卡字節(jié)間等待定時(shí)等都可使用TDA8007中的定時(shí)器及定時(shí)控制器操作，注意其定時(shí)器為向下計(jì)數(shù)方式。

接口設(shè)計(jì)論文范文第4篇

關(guān)鍵詞：非接觸式IC卡高頻接口電路整流穩(wěn)壓模塊調(diào)制解調(diào)模塊

引言

隨著微電子和無線通信技術(shù)的發(fā)展，非接觸式IC卡技術(shù)也得到蓬勃發(fā)展，但國內(nèi)設(shè)計(jì)非接觸IC卡的技術(shù)不夠成熟。高頻接口電路設(shè)計(jì)是非接觸式IC卡設(shè)計(jì)的關(guān)鍵技術(shù)之一，文中將介紹一種高頻接口電路的設(shè)計(jì)。

1IC卡的基本結(jié)構(gòu)

圖1是一個(gè)具有邏輯加密功能的非接觸式IC卡的結(jié)構(gòu)方塊圖。對(duì)于具有邏輯加密功能的非接觸式IC卡，一般包括IC芯片和天線線圈（耦合線圈）。IC芯片又包括高頻接口電路、邏輯控制電路、存儲(chǔ)器等部分。

2高頻接口模塊設(shè)計(jì)

IC芯片內(nèi)的高頻接口電路是非接觸式IC卡的模擬、高頻傳輸通路和芯片內(nèi)的數(shù)字電路之間的一個(gè)接口。它從芯片外的耦合線圈上得到感應(yīng)電流，整流穩(wěn)壓后給芯片提供電源。從閱讀器發(fā)射出來的調(diào)制高頻信號(hào)，在高頻界面經(jīng)解調(diào)后重新構(gòu)建一產(chǎn)生在邏輯控制電路中進(jìn)一步加工的數(shù)字式串行數(shù)據(jù)流(數(shù)據(jù)輸入)。時(shí)鐘脈沖產(chǎn)生電路從高頻場的載波頻率中產(chǎn)生出用于數(shù)據(jù)載體的系統(tǒng)時(shí)鐘。圖2為具有負(fù)載調(diào)制器的高頻界面方框圖。

為了將芯片內(nèi)處理后的數(shù)據(jù)傳回到閱讀器，高頻界面也包括有負(fù)載波調(diào)制器或反向散射調(diào)制器。它們由傳送的數(shù)字化數(shù)據(jù)控制。

圖3為卡的模塊結(jié)構(gòu)框圖。整流穩(wěn)壓模塊主要是接收閱讀器發(fā)來的載波，將載波信號(hào)轉(zhuǎn)變成直流信號(hào)，以作為非接觸IC卡內(nèi)部芯片的電源使用；同時(shí)不能因?yàn)殚喿x器發(fā)來的不間斷載波而使芯片內(nèi)部電源電壓無限增大。調(diào)制解調(diào)模塊主要是將閱讀器發(fā)來的信號(hào)從載波信號(hào)中取下來；在IC卡發(fā)送信號(hào)時(shí)將內(nèi)部的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，并上載到載波信號(hào)中以傳輸給閱讀器。

(1)整流穩(wěn)壓模塊的設(shè)計(jì)

該模塊主要包括基準(zhǔn)源電路、電壓調(diào)節(jié)電路和電源開關(guān)電路?；鶞?zhǔn)源電路由二級(jí)CMOS差分放大電路和晶體管電路構(gòu)成的能隙基準(zhǔn)源組成。其結(jié)構(gòu)如圖4。

有源電阻P0和多晶電阻R7組成偏置電路，為電路提供偏置電流。二級(jí)差分放大器的兩個(gè)輸入連接在Q1端和Q2端。由基準(zhǔn)源原理可知，只有放大電路的輸入失調(diào)電壓很小，并且不受溫度的影響時(shí)，基準(zhǔn)源的輸出才可以保持好的性能。根據(jù)放大器和能隙基準(zhǔn)源原理可得：

I1R6=I2R4（1）

由（1）式可知，電路中放大器的輸入失調(diào)電壓幾乎為零，故穩(wěn)定后REF點(diǎn)的電壓值為：

VREF=VQ1+VR6=VQ1+R6I1=VQ1+I2R4（2）

因PNP晶體管的基極和集電極相連，故VQ1值相當(dāng)于晶體管中BE結(jié)二極管的正向壓降VBE值，為0.6~0.8V。

晶體管中BE結(jié)溫度系數(shù)為負(fù)，電阻溫度系數(shù)為正，在（2）式中VQ1和VR6隨溫度的變化可以相互補(bǔ)償，故該基準(zhǔn)源的輸出VREF對(duì)溫度變化不敏感。電壓調(diào)節(jié)電路是穩(wěn)壓電路中的核心部分，包括兩個(gè)一級(jí)CMOS差分放大電路COMP和電壓調(diào)節(jié)及反饋電路，如圖5。

兩個(gè)差分放大器的輸入由分壓電阻得到。比較放大后經(jīng)反饋調(diào)節(jié)和限流保護(hù)電路得到MA1和MB1，以控制電源開關(guān)電路中開關(guān)管的開啟和截止。

電源開關(guān)電路由儲(chǔ)能電容，NMOS管構(gòu)成的整流器及開關(guān)電路組成，如圖6所示。P1、P2直接連到線圈L0的兩端。通過電磁耦合在P1、P2上感應(yīng)出交流電；經(jīng)整流后，在儲(chǔ)能電容C0端產(chǎn)生直流電壓VDD。調(diào)壓電容C5在N2管導(dǎo)通后構(gòu)成放電回路，使P1、P2上的電流開始對(duì)C5充電而停止對(duì)C0充電，C0兩端電壓保持穩(wěn)定，即為負(fù)載電路提供穩(wěn)定的電源電壓。

(2)調(diào)制解調(diào)模塊

接口設(shè)計(jì)論文范文第5篇

關(guān)鍵詞：PLC，溫度程序，可編程終端

 

1 引言

S7-200 是一種小型的可編程序控制器，適用于各行各業(yè)，各種場合中的檢測、監(jiān)測及控制的自動(dòng)化。S7-200系列的強(qiáng)大功能使其無論在獨(dú)立運(yùn)行中，或相連成網(wǎng)絡(luò)皆能實(shí)現(xiàn)復(fù)雜控制功能。論文格式，PLC。因此S7-200系列具有極高的性能/價(jià)格比。

脈動(dòng)真空蒸汽滅菌器的工作原理是采用設(shè)備自身的真空系統(tǒng)強(qiáng)制抽出滅菌室內(nèi)的空氣，再導(dǎo)入飽和純蒸汽并維持一定的時(shí)間、一定的溫度（壓力）。當(dāng)飽和純蒸汽與被滅菌物接觸時(shí)利用散熱原理導(dǎo)致細(xì)菌微生物的蛋白質(zhì)變性死亡，從而達(dá)到滅菌消毒的作用。當(dāng)滅菌過程結(jié)束后，再排出滅菌室內(nèi)的蒸汽，啟動(dòng)真空系統(tǒng)對(duì)內(nèi)室抽真空，抽出內(nèi)室的蒸汽及滅菌物品內(nèi)水份，從而達(dá)到對(duì)滅菌物品干燥的作用。

2 設(shè)計(jì)方法

2.1電控系統(tǒng)的設(shè)計(jì)

根據(jù)設(shè)備運(yùn)行的流程及所要控制的電氣元件，安排PLC的接口，寫出I/O地址分配表。

表1 PLC I/O地址分配

Table 1 PLC I/O addressassignment

觸摸屏與PLC COM1口進(jìn)行通訊，打印板通過PLC COM2口進(jìn)行通訊。論文格式，PLC。

圖1 人機(jī)界面聯(lián)接

Figure 1 man-machine interface connection

2.2程序設(shè)計(jì)

該設(shè)備共設(shè)置六種滅菌方式，每種滅菌有三步驟，因此在設(shè)計(jì)程序時(shí)需要六個(gè)標(biāo)志位（M儲(chǔ)存區(qū)）來控制參數(shù)的傳送和程序的運(yùn)行。

設(shè)備采用溫度壓力雙重控制運(yùn)行步驟。下面就對(duì)溫度與壓力采集進(jìn)行一下詳解。

在滅菌室內(nèi)用Pt100鉑電阻檢測室溫，然后送給PLC的模擬量輸入模塊，經(jīng)A／D轉(zhuǎn)換后得到與溫度成比例的數(shù)字量，CPU將它與溫度給定值比較來控制進(jìn)蒸汽閥門，實(shí)現(xiàn)對(duì)溫度的控制。

圖2 溫度采集程序

Figure2 temperature collection procedures

在溫度數(shù)據(jù)采集程序中我們可以看到，首先將EM231采集的模擬量數(shù)據(jù)傳送至VW4814,然后進(jìn)過計(jì)算與濾波處理得到溫度值。論文格式，PLC。

在滅菌室內(nèi)用壓力傳感器檢測內(nèi)室壓力，然后送給PLC的模擬量輸入模塊，經(jīng)A／D轉(zhuǎn)換后得到與壓力成比例的數(shù)字量，CPU將它與壓力給定值比較來控制進(jìn)蒸汽閥門，實(shí)現(xiàn)對(duì)壓力的控制。

圖3 壓力采集程序

Figure3 pressure collection procedures

在壓力數(shù)據(jù)采集程序中我們可以看到，首先將EM231采集的模擬量數(shù)據(jù)傳送至VW4818,然后進(jìn)過計(jì)算與濾波處理得到壓力值。論文格式，PLC。

2.3控制畫面的設(shè)計(jì)

該設(shè)備使用了MT6056i觸摸屏，其參數(shù)為：400MHz CPU，128MB內(nèi)存，5.6寸，TFT LCD，分辨率320x234，1個(gè)USB2.0接口。能實(shí)時(shí)監(jiān)視系統(tǒng)和設(shè)備的運(yùn)行狀態(tài)、運(yùn)行參數(shù)，及時(shí)報(bào)告設(shè)備的故障和解決方法，對(duì)現(xiàn)場設(shè)備進(jìn)行操作。論文格式，PLC。

在畫面設(shè)計(jì)時(shí)，我們可以通過6056的編程軟件中的“PLC控制”元件來控制畫面的跳轉(zhuǎn)，如設(shè)置VW0為畫面切換設(shè)置地址，將需要切換的畫面號(hào)送入VW0即可切換畫面。論文格式，PLC。

圖3 運(yùn)行畫面

Figure 3Operation

畫面中的文字顯示可以在字符串中設(shè)置，并且在對(duì)應(yīng)的數(shù)據(jù)區(qū)里寫入各個(gè)字符的數(shù)值。其中溫度和時(shí)間的可以通過數(shù)值顯示元件進(jìn)行顯示。

3 結(jié)束語

在脈動(dòng)真空滅菌器上應(yīng)用PLC,提高了設(shè)備的自動(dòng)化程度，使設(shè)備可靠、穩(wěn)定地運(yùn)行。存在不足之處就是在溫度方面采用了開環(huán)控制，溫度得不到很好的控制，其波動(dòng)性較大。

參考文獻(xiàn)

[1]SIEMENSSIMATICS7-200可編程序控制器

[2]殷洪義主編可編程序控制器選擇設(shè)計(jì)與維護(hù)機(jī)械工業(yè)出版社2003

[3]宋伯生編著可編程控制器----配置編程聯(lián)網(wǎng)中國勞動(dòng)出版社1998

[4]朱善君等編著可編程序控制系統(tǒng)----原理應(yīng)用維護(hù)清華大學(xué)出版社1994