前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇硬件設計范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

硬件設計范文第1篇

產(chǎn)品研制、生產(chǎn)、使用過程中，先進的檢測技術和檢驗設備是檢測產(chǎn)品性能參數(shù)及縮短研制時間的有利保障。因此測試設備是整個產(chǎn)品生命周期內(nèi)不可或缺的關鍵部分。根據(jù)被測對象需要測量的參數(shù)和功能，測試設備在主控制器的控制下完成對產(chǎn)品的測試，可以提高產(chǎn)品的測試效率和測試結果的準確性?？v觀測試設備的發(fā)展歷程可以發(fā)現(xiàn)，測試設備均由一個控制器加上外圍電路并輔以一定的通訊方式組成，控制器是整個測試設備“神經(jīng)中樞”，控制外圍模塊的運行。目前能作為主控制器使用的有單片機、嵌入式微處理器以及DSP（Digital Signal Processor，數(shù)字信號處理器）等。前兩者雖然在某些領域也得到很大的發(fā)展，但由于設計的出發(fā)點不同，決定了其自身的局限性，即不能用于高速數(shù)字信號運算，而這恰恰是DSP的優(yōu)勢所在[1]。在測試設備領域，難免要進行大量數(shù)字信號的處理，因此在選擇主控制器時應有選擇性的選用DSP而不是單片機或嵌入式處理器[2]。

在測控臺中扮演另一重要角色的當數(shù)FPGA。FPGA（Field Programmable Gate Array）是現(xiàn)場可編程門陣列的簡稱，是可編程邏輯器件（PLD）問世以來的第四代產(chǎn)品。自八十年代中期誕生以來，由于其速度快、集成度高及用戶定義邏輯功能而備受廣大電子工程師的青睞。用戶可以利用分布在CLB周圍的可編程互連資源以串聯(lián)、并聯(lián)或混合方式把相應的CLB連接起來，實現(xiàn)更復雜的邏輯功能。由于FPGA的現(xiàn)場可編程性及高密度性，所以電路設計的大部分工作都是在計算機上完成，使得產(chǎn)品的開發(fā)周期縮短，風險投資減小。而且FPGA的功能完全由用戶設計的配置程序所決定，在不改變其外部接口的情況下可以很方便地改變其電路的邏輯功能。

基于以上分析，并且考慮到測試設備的通用性及可擴展性，選用DSP和FPGA組合設計出最小系統(tǒng)板（并預留I/O接口及功能接口用于系統(tǒng)擴展），以此作為測試設備的控制器必將大大縮短測試設備的研制周期，所以該課題具有較高的應用價值和實際意義。

2 國內(nèi)外在該方向的研究現(xiàn)狀及分析

2.1 DSP+FPGA系統(tǒng)特點綜述

隨著數(shù)字信號處理器(DSP)和現(xiàn)場可編程門列陣器件（FPGA）的發(fā)展，采用DSP+FPGA的硬件系統(tǒng)顯示出其優(yōu)越性，整愈來愈得到人們的重視。通用的DSP優(yōu)點是通過編程可以應用到廣泛的產(chǎn)品中，并且主流的DSP產(chǎn)品已經(jīng)可以滿足許多要求。但是傳統(tǒng)的DSP采用馮—諾依曼（Von Neumann）結構或某種類型擴展。此結構本質(zhì)上是串行的，因此遇到需處理的數(shù)據(jù)量大，但是對運算結構相對比較簡單的底層信號處理算法來說顯不出優(yōu)點，適合采用FPGA硬件實現(xiàn)[3,4]。這樣，采用DSP+FPGA的數(shù)字硬件系統(tǒng)就可以把二者優(yōu)點結合一起，兼顧速度和靈活性既滿足底層信號處理要求，又滿足高層信號處理要求。

DSP+FPGA系統(tǒng)最大優(yōu)點是結構靈活，有較強的通用性，適合于模塊化設計，從而能夠提高算法效率；同時其開發(fā)周期較短，系統(tǒng)易于維護和擴展，適合實時信號處理。

2.2 國外在該領域的發(fā)展狀況

簡略國外DSP+FPGA技術發(fā)展的現(xiàn)狀，國外的信息處理設備一直保持著快速的發(fā)展勢頭。歐美等科技大國保持著國際領先的地位，并且他們很多已經(jīng)發(fā)展到相當大的規(guī)模，競爭也愈發(fā)激烈，我們從國際知名DSP技術公司的產(chǎn)品中就可以了解到當今世界先進的數(shù)字信號處理系統(tǒng)的情況[5]。

以Pentek公司一款處理板4293為例，使用8片TI公司300MHZ的TMS320C6203芯片，具有19200MIPS的處理能力，同時集成了8片32MB的SDRAM，數(shù)據(jù)吞吐600MB/S。該公司的另一款處理板4294集成了4片Motorola的MPC7410PowerPC處理器，工作頻率400/500MHZ，兩級緩存25K*64bit，最高具有16MB的SDRAM。

DSP+FPGA應用產(chǎn)品獲得成功的一個標志就是進入商業(yè)化，在以往的20年中，這一進程不斷的重復進行，而且周期在不斷的縮短，在數(shù)字信息時代，更多的新技術和新產(chǎn)品需要快速的推上市場，因此，DSP+FPGA的產(chǎn)業(yè)化進程還在加速進行。

2.3 國內(nèi)在該領域的發(fā)展現(xiàn)狀

目前，國外眾多廠商涉足我國DSP+FPGA產(chǎn)品市場，我國的DSP+FPGA應用已經(jīng)有了相當?shù)幕A，從應用范圍來說，該組合的市場前景很好。DSP+FPGA不僅僅成為手機、個人數(shù)字助理的快速增長產(chǎn)品中的關鍵元件，而且它正在向數(shù)碼相機等其他領域挺近。

硬件設計范文第2篇

1分檢總體設計與系統(tǒng)工作流程

所謂分檢就是要將對象物體依據(jù)一定的要求區(qū)分開，并分別檢出。因此，分檢的工作要有判斷與檢出兩個部分。判斷即目標物體的識別，本文用機器視覺的手段來實現(xiàn)?；跈C器視覺的模切片分檢系統(tǒng)由的硬件平臺為了實現(xiàn)機器視覺，達到視覺檢測以及模切片分檢的目的，需要構建計算機控制系統(tǒng)。整個系統(tǒng)需要完成這樣一些工作：圖像的采集（模擬眼睛的功能），圖像的解釋，圖像的理解和目標的識別，結果的輸出與執(zhí)行。基本工作流程：傳送目標物體、目標觸發(fā)傳感器檢測、觸發(fā)信號給定計算機、攝像機采集圖像、圖像分析處理、判斷結果交給PLC、執(zhí)行動作。根據(jù)工作流程，采用機器視覺進行分檢工作時，需要有背景，往往在工業(yè)現(xiàn)場中，背景就是傳送帶。傳送帶傳送目標時，采用光電傳感器進行監(jiān)測，一旦目標物體到達指定位置。傳感器將到位信號傳送給計算機，那么計算機就要驅動攝像機采集目標圖像，然后計算機就要對圖像進行處理分析，并得出結論，結論再交給執(zhí)行機構進行相應的動作執(zhí)行。根據(jù)機器視覺的功能與特點，一般的機器視覺的硬件系統(tǒng)可以按照圖1所示，搭建起完整的從圖像的采集到圖像的分析和處理再到信息的傳遞與執(zhí)行的視覺處理系統(tǒng)。

2硬件的選用與設計

機器視覺技術是模擬人眼進行測量和計算的，要保證整個系統(tǒng)具有良好的性能，必須確保系統(tǒng)有一雙好眼睛（獲得高質(zhì)量的圖像）。高質(zhì)量圖像是指能夠真實記錄目標對象的顏色、紋理、結構等狀態(tài)的圖像，它的好壞直接影響識別與檢測的結果。因此，獲取高質(zhì)量圖像是機器視覺系統(tǒng)進行工作的第一步。影響圖像質(zhì)量的因素主要有三個方面，即相機、光源與目標物體本身。

（1）采用的光源。光源在系統(tǒng)中的作用是為采集圖像提供穩(wěn)定的照明。光源協(xié)助視覺接受能感應的圖像。光源主要有自然光源和特定光源。本文采用LED光源。

（2）系統(tǒng)采用的圖像采集裝置。攝像機是整個視覺系統(tǒng)的信息輸入設備，模擬了人眼睛的功能，主要的功能就是采集圖像并將圖像送到處理中心。一般攝像機分為數(shù)字攝像機和模擬攝像機兩大類。模擬攝像頭采集的圖像信號是以模擬信號的方式輸出的，要將模擬信號，通過同軸電纜送入視頻采集卡或者圖像采集卡，通過圖像采集卡將視頻信號轉換成數(shù)字圖像，然后計算機才能進行運算。數(shù)字攝像頭可以直接捕捉影像，然后通過串、并口或者USB接口傳到計算機里。本文采用了愛國者DLCW-L130萬高清晰彩色工業(yè)相機，這款工業(yè)相機是由華旗數(shù)碼技術實驗室最新開發(fā)的，高速USB2.0接口和大面陣CMOS圖像傳感器組成的高分辨率彩色數(shù)字攝像機。該產(chǎn)品全面兼容MICROSOFTWINDOWS所有應用環(huán)境。該相機為即插即用型設備，用數(shù)據(jù)線將相機和計算機直接進行連接。那么驅動程序會將圖像數(shù)據(jù)裝載在計算機內(nèi)存中，只要解讀內(nèi)存數(shù)據(jù)就可以得到圖像數(shù)據(jù)了。相機的驅動程序提供了非常豐富的函數(shù)供用戶調(diào)用。

（3）系統(tǒng)采用的圖像處理平臺。攝像機采集到的數(shù)據(jù)，需要傳給上位機進行處理。上位機實時獲得檢測數(shù)據(jù)后，經(jīng)過各種的數(shù)據(jù)運算得到運算結果，然后上位機將處理的結果顯示出來，或者通過直接數(shù)字控制的方式進行控制或者通過通信的方式通知下位機執(zhí)行相應的動作。一般視覺系統(tǒng)的上位機系統(tǒng)可分為基于PC機系統(tǒng)和基于PLC系統(tǒng)。本文采用基于PC機的系統(tǒng)。攝像機傳送的為數(shù)字信號，通過USB接口將信號交給軟件系統(tǒng)進行分析和處理，實驗采用的是筆記本電腦，CPU為酷睿雙核，主頻為2.0Ghz，基本上能夠滿足需要。

（4）系統(tǒng)的執(zhí)行機構。計算機對圖像數(shù)據(jù)進行分析，得到相應的結果，需要交給執(zhí)行裝置進行執(zhí)行。一般執(zhí)行過程比較簡單的可以直接用開關量進行控制，如電磁閥等等。如果處理的對象體積等參數(shù)較大或者處理流程較為復雜，那么上位機只要處理判斷流程，判斷結果可以交給下位機平臺進行處理，下位機目前的主流為可編程控制器系統(tǒng)。本文主要采用的執(zhí)行機構為自動生產(chǎn)流水線，其中包括了傳送帶、氣缸、電磁閥、可編程控制器、機械手、變頻器等。PLC收到執(zhí)行信號后，將控制傳送帶動作，并驅動氣閥執(zhí)行規(guī)定動作。下位機采用的是三菱FX1S-20MT。通過編程，下位機系統(tǒng)可以采集開關信號，并執(zhí)行開關動作。本文中上位機和下位機采用的通信方式為編程口通信，這種方式代價較小，也比較容易實現(xiàn)。

硬件設計范文第3篇

加密是對軟件進行保護的一種有效手段。從加密技術的發(fā)展歷程及發(fā)展趨勢來看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產(chǎn)品是使用并口的軟件狗，它的缺點是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設計的基于PCI總線的加密卡具有以下幾個優(yōu)點：第一，PCI總線是當今計算機使用的主流標準總線，具有豐富的硬件資源，因此不易受資源環(huán)境限制；第二，PCI設備配置空間采用自動配置方式，反跟蹤能力強；第三，在PCI擴展卡上易于實現(xiàn)先進的加密算法。

1 總體設計方案

基于PCI總線的加密卡插在計算機的PCI總線插槽上（5V 32Bit連接器），主處理器通過與加密卡通信，獲取密鑰及其它數(shù)據(jù)。加密卡的工作過程和工作原理是：系統(tǒng)動態(tài)分配給加密卡4字節(jié)I／O空間，被加密軟件通過驅動程序訪問該I／O空間；加密卡收到訪問命令后，通過PCI專用接口芯片，把PCI總線訪問時序轉化為本地總線訪問時序；本地總線信號經(jīng)過轉換處理后，與單片機相連，按約定的通信協(xié)議與單片機通信。上述過程實現(xiàn)了主處理器對加密卡的訪問操作。

圖1 硬件總體設計方案

    下面以主處理器對加密卡進行寫操作為例，闡述具體的實現(xiàn)方法。加密卡采用PLX公司的PCI9052作為PCI總線周期與本地總線周期進行轉換的接口芯片。PCI9052作為PCI總線從設備，又充當了本地總線主設備，對其配置可通過EEPROM 93LC46B實現(xiàn)。主處理器對加密卡進行寫操作，PCI9052把PCI總線時序轉化為8位本地數(shù)據(jù)總線寫操作。這8位本地數(shù)據(jù)總線通過Lattice公司的ispLSI2064與單片機AT89C51的P0口相連，2064完成PCI9052本地總線與AT89C51之間的數(shù)據(jù)傳輸、握手信號轉換控制等功能。2064對8位本地數(shù)據(jù)總線寫操作進行處理，產(chǎn)生中斷信號。該中斷信號與AT89C51的INT0＃相連，使AT89C51產(chǎn)生中斷。AT89C51產(chǎn)生中斷后，檢測與其P2口相連的本地讀寫信號WR＃、RD＃、LW／R＃。當WR＃為低電平、LW／R＃為高電平時，AT89C51判斷目前的操作是否為寫操作。確認是寫操作后，AT89C51把P0口上的8位數(shù)據(jù)取下來，然后用RDY51＃（經(jīng)2064轉換后）通知PCI9052的LRDYi＃，表明自己已經(jīng)把當前的8位數(shù)據(jù)取走，可以繼續(xù)下面的工作。PCI9052收到LRDYi＃有效后，結束當前的8位數(shù)據(jù)寫操作。PCI總線的一次32位數(shù)據(jù)寫操作，PCI9052本地總線需要四次8位數(shù)據(jù)寫操作，通過字節(jié)使能LBE1＃、LBE0＃區(qū)分當前的8位數(shù)據(jù)是第幾個字節(jié)有效。

加密卡硬件總體設計方案如圖1所示。

2 硬件各組成部分說明

2．1 PCI9052部分

PCI9052是PCI總線專用接口芯片，采用CMOS工藝，160引腳PQFP封裝，符合PCI總線標準2．1版。其總線接口信號與PCI總線信號位置對應，因此可直接相連，易于PCB實現(xiàn)。PCI9052的最大數(shù)據(jù)傳輸速率可達132MB／s；本地時鐘最高可至40MHz，且無需與PCI時鐘同步；可通過兩個本地中斷輸入或軟件設置產(chǎn)生PCI中斷。它支持三種本地總線工作模式，實際設計采用地址和數(shù)據(jù)線非復用、8位本地數(shù)據(jù)總線、非ISA模式。

PCI9052內(nèi)部有一個64字節(jié)PCI配置空間，一個84字節(jié)本地配置寄存器組。對PCI9052的配置可由主機或符合3線協(xié)議的串行EEPROM完成（注：ISA模式必須由串行EEPROM完成配置）。實際設計采用Microchip公司的93LC46B存放配置信息。系統(tǒng)初始化時，自動將配置信息裝入PCI9052，約需780μs。如果EEPROM不存在或檢測到空設備，則PCI9052設置為默認值。

在設計中，EEPROM用到的配置項目有：設備ID：9050；廠商ID：10B5；分類代碼：0780；子系統(tǒng)ID：9050；子系統(tǒng)廠商ID：10B5；支持INTA＃中斷，PCI 3C：0100；分配4字節(jié)本地I／O空間：（例LAS0RR）0FFFFFFD；其它本地地址空間未使用：00000000；4字節(jié)本地I／O空間基地址（模4對齊）：（LAS0BA）01200001（僅為示例）；4字節(jié)本地I／O空間描述符：（LAS0BRD）00000022（非猝發(fā)、LRDYi＃輸入使能、BTERM＃輸入不使能、不預取、各內(nèi)部等待狀態(tài)數(shù)均為0、8位本地數(shù)據(jù)總線寬度、小Endian模式）；中斷控制／狀態(tài)，Local 4C：00000143（LINTi1使能、LINTi1邊沿觸發(fā)中斷選擇使能、LINTi2不使能、PCI中斷使能、非軟件中斷、ISA接口模式不使能）；User I／O、從設備應答、串行EEPROM、初始化控制，Local 50：00024492。有兩點要注意：一是設計中采用PLX公司推薦使用的串行EEPROM 93LC46B按字（16 bit）為單位組織；二是EEPROM開發(fā)器編輯輸入與手工書寫的順序對應關系，以廠商ID：10B5為例，在開發(fā)器編輯輸入的是b510，而不是10B5。

PCI9052本地信號的含義是：LAD[7．．0]：本地8位數(shù)據(jù)總線；WR＃：寫有效；RD＃：讀有效；LW／R＃：數(shù)據(jù)傳輸方向，高電平為寫操作，低電平為讀操作；LBE1＃和LBE0＃：字節(jié)使能，表明當前LAD[7．．0]上的數(shù)據(jù)是第幾個字節(jié)（0到3）；BLAST＃：PCI9052寫數(shù)據(jù)準備好或讀數(shù)據(jù)已取走；LRDYi＃：外部設備（此設計指單片機）已把PCI9052寫操作數(shù)據(jù)取走或讀操作數(shù)據(jù)準備好；LINTi1：外部設備通過LINTi1向主機發(fā)送INTA＃中斷，當單片機驗證密鑰正確，向主處理器發(fā)送請求，表明可以開始從中讀取相關數(shù)據(jù)。

需注意的是，PCI9052在使用時，某些引腳要加阻值為1kΩ～10kΩ的下拉或上拉電阻。因此在實現(xiàn)時，給MODE、LHOLD、LINTi1引腳加下拉電阻，CHRDY、EEDO、LRDYi＃引腳加上拉電阻。

圖2 PCI9052本地寫時序

    以主處理器向單片機寫數(shù)據(jù)為例，圖2給出了PCI9052的本地寫時序。

2．2 ispLSI2064部分

為降低數(shù)據(jù)被解析的風險，應盡量減少使用分離元件。因此在設計中選用了Lattice公司的CPLD ispLSI2064。該芯片采用EECMOS技術，100引腳TQFP封裝，擁有2000個PLD門，64個I／O引腳另加4個專用輸入，64個寄存器，3個全局時鐘，TTL兼容的輸入輸出信號。2064具有在系統(tǒng)可編程ISP（In－System Programmable）功能，可方便實現(xiàn)硬件重構，易于升級，降低了設計風險，并且安全性能高。PCI9052與單片機之間的8位數(shù)據(jù)線進行雙向數(shù)據(jù)傳輸，不能簡單地直接相連，需要進行傳輸方向控制和數(shù)據(jù)隔離。故用2064作為PCI9052本地信號與單片機信號進行信號傳遞的接口，圖3給出了8位數(shù)據(jù)信號雙向傳輸?shù)脑韴D。2064的開發(fā)軟件ispDesignExpert 8．2版支持VHDL、Verilog HDL、Abel等語言及原理圖輸入，且通過專用下載電纜可把最終生成的JEDEC文件寫入2064，實現(xiàn)編程。在設計時采用了原理圖輸入的方法。

原理圖中用到的BI18的功能描述為：當OE＝1時，XB為輸出，A為輸入，即XB＝A；當OE＝0時，XB為輸入，Z為輸出，即Z＝XB。FD28的功能描述為：8位D觸發(fā)器（帶異步清除）。結合PCI9052本地讀寫時序，可以分析得出，在進行讀寫操作時，圖3實現(xiàn)了LAD[7．．0]與D[7．．0]之間正常的數(shù)據(jù)傳輸；在非讀寫時，雙方數(shù)據(jù)處于正常隔離狀態(tài)。

2．3 單片機AT89C51部分

單片機采用ATMEL公司的AT89C51。這是一個8位微處理器，采用CMOS工藝，40引腳DIP封裝。它含有4K字節(jié)Flash和128字節(jié)RAM，且自身具有加密保護功能。單片機不進行外部存儲器和RAM的擴展，程序存儲和運行均在片內(nèi)完成，有效地保證了加密強度。

圖3 LAD[7..0]與D[7..0]之間的數(shù)據(jù)傳輸

硬件設計范文第4篇

關鍵詞：DSP；諧波檢測系統(tǒng)；硬件設計

中圖分類號：TP273.5 文獻標識碼：A文章編號：1007-9599 (2011) 19-0000-01

Hardware Design Based on DSP Harmonic Detection System

Ran Xiaoxu

(School of Electrical Engineering,Northwest University for Nationalities,Lanzhou730030,China)

Abstract:Based on DSP microprocessor technology with powerful data processing and computing power,and power system requirements for harmonic detection system designed to improve the hardware to effectively suppress harmonics and improve power quality monitoring.

Keywords:DSP;Harmonic detection system;Hardware design

DSP（digital signal processor）是一種獨特的微處理器，是以數(shù)字信號來處理大量信息的器件。20世紀60年代以來，隨著計算機和信息技術的飛速發(fā)展，數(shù)字信號處理技術應運而生并得到迅速的發(fā)展。DSP微處理器技術的優(yōu)勢在于強大的數(shù)據(jù)處理和運算能力。而在電力系統(tǒng)中，電網(wǎng)的一大公害就是諧波，且隨著科學的飛速發(fā)展，大量非線性負載涌現(xiàn)到電網(wǎng)中，像電力電子調(diào)頻、可控硅整流裝置等設備，電能質(zhì)量每況愈下，這方面的問題越來越突出，并當諧波超出一定程度就會產(chǎn)生諸多危害，比如：電機產(chǎn)生噪音和不健康機械振動，電力系統(tǒng)保護裝置產(chǎn)生誤動等等。對解決諧波問題具有指導作用的就是加強對電力系統(tǒng)中的諧波檢測來抑制諧波。因此，將DSP上述強大的優(yōu)勢引入諧波檢測系統(tǒng)硬件和軟件的設計中意義重大：基于DSP的諧波檢測系統(tǒng)將會提高測量精度，增強控制的準確定等。本文就減輕諧波危害，運用DSP技術進行諧波檢測系統(tǒng)的硬件設計進行了說明。

一、電力系統(tǒng)中的諧波危害

而在電力系統(tǒng)中，隨著科學的飛速發(fā)展，大量非線性負載涌現(xiàn)到電網(wǎng)中，像電力電子調(diào)頻、可控硅整流裝置等設備，它們的沖擊及不平衡性造成電網(wǎng)無功損耗被動增加，波形畸變，以致于電能質(zhì)量逐漸惡化，影響電網(wǎng)安全、有效運行。毫無疑問，要提高供電質(zhì)量，保證電力系統(tǒng)安全有效地運行，首先需要解決的就是諧波檢測問題。目前趨于成熟的諧波測量方法還是常用的基于FFT理論法――即采用快速傅里葉變換分析非正弦連續(xù)周期函數(shù)。此法優(yōu)點在于計算方便，精度高；缺點就是采樣需要一定的時間而使實時性較差，且要進行兩次變換而使計算量較大。隨著FFT的廣泛使用，在人們對其性能進行改善的過程中，超大規(guī)模的集成電路系統(tǒng)的性能也在不斷被改善，給前者的應用提供了方便，尤其DSP微處理器。DSP強大的數(shù)據(jù)處理和運算能力給諧波檢測應用系統(tǒng)的改善灌注了新生的力量。

二、基于DSP諧波檢測系統(tǒng)的硬件設計

DSP也就是微處理器技術，基于DSP的應用系統(tǒng)的設計過程是一個對系統(tǒng)不斷完善的過程，這就包括硬件和軟件的修改及完善。在此，我們僅探討基于DSP諧波檢測系統(tǒng)的硬件設計方面的內(nèi)容。硬件是應用系統(tǒng)所有實體部件和設備的統(tǒng)稱，在軟件的配合下，共同完成系統(tǒng)輸入、處理、存儲和輸出等4個操作步驟。根據(jù)各部件不同功能還可進行分類。我們的DSP硬件電路應由微控制器、采樣電路（電流電壓互感器）、復位電路、鍵盤、液晶顯示器、執(zhí)行機構等幾部分組成，通過電流信號采樣，把采集到的數(shù)據(jù)傳至DSP分析數(shù)據(jù)，獲得當時諧波情況，再由波控制器判斷是否使用濾波器。

硬件設計過程包括：首先，需要根據(jù)應用系統(tǒng)的模型確定設計硬件的功能，對DSP諧波檢測系統(tǒng)的硬件而言就是要檢測電力系統(tǒng)的諧波干擾；其次，對硬件進行邏輯設計；最后，就是物理實現(xiàn)過程。具體設計過程需要注意如下細節(jié)：

（一）微控制器

采用最佳的應用于測控系統(tǒng)的DSP芯片，片內(nèi)應集中鎖相環(huán)電路，將頻率較低的外部時鐘整合為內(nèi)部頻率較高的工作時鐘；此外他要還含有許多片內(nèi)存儲器及編程用的I/O引腳及A/D轉換器，而無需附加外部A/D芯片。

（二）采樣電路

因為DSP芯片AD采樣有最大電壓信號輸送限制，所以，要配備電流、電壓互感器，將電流和電壓信號在送至AD口之前進行調(diào)理，并且為防止AD口被燒壞，必要時加設一個限幅電路。

（三）過零檢測電路

過零檢測電路也叫方波發(fā)生電路，在諧波分析同步采樣過程中發(fā)揮著重要的作用。具體過程是過零檢測電路把電壓信號轉變成相同頻率的方波信號，然后DSP捕獲方波上沿，跟蹤電網(wǎng)頻率，實現(xiàn)同步采樣。

（四）鍵盤和顯示器

鍵盤和顯示器硬件設備對人機對話必不可少。對鍵盤可采用小鍵盤，以及對鍵盤實行中斷掃描模式――當有按鍵閉合時會向DSP發(fā)送中斷請求，然后DSP在中斷服務程序中處理。顯示器則可采用簡單的液晶顯示器，降低硬件設計成本以及調(diào)試難度。

（五）執(zhí)行單元

執(zhí)行單元繼電器的供電電壓要遠高于DSP供電電源和IO輸出口的電壓，為了防止高電壓進入DSP，造成DSP的損壞，需要對繼電器輸出的控制信號進行隔離，并在繼電器的開關側安裝阻容，減小開關開啟和閉合時的沖擊。

對電力系統(tǒng)中的諧波進行精確、快速的測定可有效確保諧波處于良好的控制管理下，保證電網(wǎng)正常運行。文章通過分析諧波的來源及危害，說明了監(jiān)測電力系統(tǒng)諧波意義重大。通過改進硬件同步采樣線路，實現(xiàn)對電信號實時采樣，減輕FFT運算本身頻譜泄漏給結果帶來的負面影響，實時監(jiān)控諧波，大大減少了電力系統(tǒng)中的諧波危害。

參考文獻：

[1]李新雨.基于DSP的電網(wǎng)諧波檢測系統(tǒng)研究[J].電子技術Electronic Technology,電子測量技術Electronic Measurement,2010

[2]陳小勇,馬鉞,黃玲.基于DSP的電力系統(tǒng)諧波檢測[C].微計算機信息DSP開發(fā)與應用,2010,26

[3]劉金波,崔正啟.基于DSP技術的電力系統(tǒng)諧波檢測[C].技術研發(fā)Silicon Valley,2010

硬件設計范文第5篇

1實踐教學改革的必要性

通信原理及電路實驗為通信專業(yè)實踐教學的核心課程，是培養(yǎng)通信工程專業(yè)學生的工程能力的重要環(huán)節(jié)，也是加深學生對通信原理與通信電路理論知識理解的一個有效輔助手段。過去我校通信原理及電路實驗教學采用傳統(tǒng)的驗證型實驗內(nèi)容，利用實驗箱等硬件設備，按照實驗講義指導要求進行操作，觀測記錄實驗現(xiàn)象，即教師一般只要求學生根據(jù)現(xiàn)象總結一種已然的結果。在這種實踐教學模式下，重知識的繼承與吸收，輕知識的突破與創(chuàng)新;重學習的結果，輕學習的過程;重教師的指揮，輕學生的參與。教師是一切實踐教學活動的主導和中心，缺乏情境教學，學風沉悶，難以激發(fā)學生的學習動機和興趣，學習活動缺乏自主性的動力機制，教師自身的積極性也難以調(diào)動［2］。該方法雖然可使學生在實驗過程中獲得一些感性認識或體驗，但是對學生整體分析能力、綜合設計能力、積極創(chuàng)新能力的培養(yǎng)顯然不夠。

除此之外，通信原理及電路的實驗教學還由于受實驗時間、環(huán)境、測量儀器、電路元件、實驗平臺等條件的限制，基本以基礎式模塊化的實驗內(nèi)容為主，學生按照實驗講義在實驗箱上進行操作，用示波器等設備進行數(shù)據(jù)波形的測量并記錄結果，不僅實驗手段單一，而且勢必會造成學生對實驗系統(tǒng)的整體概念，具體電路的設計思想、元件參數(shù)的選擇、實驗結果的分析等方面不求甚解。而對學生實驗成績的評定也只限于學生對實驗箱及測試儀器的操作技能層次上，無法對學生的綜合實驗水平進行一個全面系統(tǒng)的考核。實驗并不能改善大部分學生對于通信原理及電路等課程的認知僅僅停留在對公式、定理和框圖的死記硬背的現(xiàn)象，理論與實踐相結合的思想依然未能得到應有的體現(xiàn)。因此，為響應教育部及學校的“教學質(zhì)量工程”的指導思想，并努力滿足新世紀對人才的更高要求，通信原理及電路類實驗的內(nèi)容上和模式上的改革成為必然。

2實踐教學改革原則

為了達到減少驗證型、演示型實驗，增加設計型、綜合型、研究型實驗，豐富實驗手段的教學目的，并結合我校實驗室建設實際情況，在設計實驗的選題、設計和指導、評估時，須遵循如下幾個原則:

2．1開拓性原則

將所學知識與生產(chǎn)實際相結合，注意適時采用新器件、新技術。將諸如系統(tǒng)仿真軟件、電路設計軟件、系統(tǒng)級的實驗電路等元素引入學生實驗之中、使學生能及時將所學的理論知識與現(xiàn)代科學技術相結合。

2．2軟硬件協(xié)同設計及驗證原則

隨著現(xiàn)代電子技術的高速發(fā)展，設計的電路越來越復雜，系統(tǒng)規(guī)模越來越大，通信系統(tǒng)及電路的設計與實現(xiàn)已經(jīng)與功能日益強大的EDA及系統(tǒng)仿真工具不可分割［3］。借助于EDA及系統(tǒng)仿真工具進行通信系統(tǒng)及電路的設計和仿真實驗，一方面具有高效率、高精度、無損耗、靈活性、實驗條件限制小等優(yōu)點，可以改善目前我校實驗條件及資源相對有限，實驗硬件資源的采購、維護成本及損耗相對過高的現(xiàn)狀;更重要的是實踐中采用了軟件仿真和硬件調(diào)試驗證兩個環(huán)節(jié)，能夠使得學生充分參與到實際通信系統(tǒng)及電路設計的各個環(huán)節(jié)，全方位學習和掌握通信原理及具體功能電路設計知識和手段。通過使用EDA軟件和系統(tǒng)仿真語言，學生具備了軟硬件協(xié)同設計、調(diào)試、驗證通信系統(tǒng)的能力，初步具備根據(jù)通信原理及電路的理論知識獨立完成通信系統(tǒng)的設計與仿真的能力，在工具學習掌握方面同樣做到與時俱進，提高學習興趣的同時更為今后從事現(xiàn)代化通信領域的工作打下堅實的基礎。

2．3循序漸進、難度適中原則

設計實驗對初次接觸的學生來說是比較陌生的，在實驗教學中，必須堅持循序漸進的原則。注意培養(yǎng)學生分析問題和解決問題的能力，進一步調(diào)動學生的積極性和自覺性。要盡量選擇與理論知識聯(lián)系密切、涉及多項基本實驗技術、實驗方案與操作步驟相對明確簡單、實驗現(xiàn)象典型的實驗。這樣實驗的方案設計相對容易，方法步驟不很繁瑣且大多數(shù)所用到的技術方法學生在此之前已學習并基本掌握，可使學生在短時間內(nèi)較好地完成實驗，產(chǎn)生探索未知并獲得成就感和喜悅感。

3實踐教學改革內(nèi)容

3．1實踐教學內(nèi)容的改革

將驗證性實驗和綜合設計性實驗相結合，將軟件設計仿真與硬件實現(xiàn)驗證相結合。調(diào)整改革驗證性實驗內(nèi)容，目的為加強學生對通信電路基本理論的理解和掌握，并培養(yǎng)學習興趣。教師首先需要對實驗內(nèi)容進行調(diào)研，在系統(tǒng)的了解相應的理論課程之后，所制定的實驗項目應能與工程實踐緊密結合，同時具備理論基礎和操作條件，使學生具備設計和實現(xiàn)的可能。在此基礎上，撰寫實踐環(huán)節(jié)實驗指導教材，力求內(nèi)容上能覆蓋全《通信原理》及《通信電路》教學大綱的知識點，并盡量避免重復的實驗內(nèi)容。側重激發(fā)學生自學熱情，難度適中，內(nèi)容只應包含實驗任務或實驗目的及概要性指導，形式上采用給出系統(tǒng)功能、性能要求及參數(shù)，基本原理框圖，引導學生自行設計和仿真驗證的方式，并提出思考問題，進一步促使學生深入理解思考實驗現(xiàn)象背后的原理。其中，《通信電路實驗》首次與Orcad/PSpice軟件相結合，新開發(fā)了5個設計仿真類實驗，內(nèi)容涵蓋了阻抗匹配、功率放大、振蕩電路、信號調(diào)制解調(diào)、最小通信系統(tǒng)設計等知識點，與理論教材有關章節(jié)實現(xiàn)了一一對應。其中部分實驗設計方案最終可通過硬件得以實現(xiàn)。而《通信原理實驗》則引入了MATLAB系統(tǒng)仿真實驗，新增了功率譜分析、眼圖仿真觀測、數(shù)字多進制調(diào)制解調(diào)仿真、信道建模仿真、OFDM通信系統(tǒng)仿真等8個實驗。從上述實驗內(nèi)容，可以看到傳統(tǒng)的驗證型實驗逐步被設計型實驗所取代;以往以單一功能模塊實驗為主逐步轉變?yōu)槟K與系統(tǒng)級實驗并存。同時，軟硬件協(xié)同設計的理念也得到了充分體現(xiàn)。

3．2實踐教學方法和教學模式的改革

設計實驗必須是學生自己設計方案，制定實驗步驟。學生根據(jù)實驗內(nèi)容和要求，自行完成資料的查閱、方案的設計、操作步驟的擬定、軟件仿真等。在設計實驗的探索中，學生不僅需要獨立地思考和大膽地創(chuàng)新，還需要相互的討論和協(xié)作的精神。學生必須在完成設計實驗的前期準備并由指導教師檢查通過后才能進入實驗室進行實際操作。傳統(tǒng)實驗教學中教師往往處于灌輸?shù)臓顟B(tài)。實驗中出現(xiàn)的問題相對固定，教師的指導內(nèi)容有限，在一定程度上使教師的教學思路單一，知識更新緩慢。設計型實驗教學是一種師生之間、學生之間以及學生自身的一種多向反饋結構。教師面對學生不同的設計理念、各異的實現(xiàn)方法、紛繁的問題呈現(xiàn)，必須知識廣博、思路開闊、擅長分析、操作熟練。實際上引導學生解決問題的過程就是教師再學習的過程。因此，要求指導教師認真準備，講課以實驗原理為主，減少或不講實驗具體步驟，教師指導主要提供實驗思路，讓學生設計實驗步驟和方法，提高學生在實驗過程中的自主性。對于學生自主設計的各類電路及編寫的程序應能給出指導意見，并能結合具體仿真現(xiàn)象，引導學生發(fā)現(xiàn)設計問題，從而將理論與實踐融會貫通。實驗報告要求包含設計思想、設計方案、原理、儀器、步驟、數(shù)據(jù)處理、誤差計算、思考題解答以及實驗中的體會和收獲等。實驗考核應更加注重學生的實驗綜合能力，包括系統(tǒng)方案設計能力、軟件編程能力、電路設計能力、軟硬件工具使用操作能力、問題分析與解決能力、實驗現(xiàn)象記錄歸納總結能力、數(shù)據(jù)分析能力及實驗報告撰寫能力等，綜合評判，客觀公正公平的反映學生的實際水平。