前言：本站為你精心整理了石油勘探拖纜仿真系統(tǒng)的設(shè)計(jì)范文，希望能為你的創(chuàng)作提供參考價(jià)值，我們的客服老師可以幫助你提供個(gè)性化的參考范文，歡迎咨詢。

邏輯實(shí)現(xiàn)

主FPGA邏輯實(shí)現(xiàn)

主FPGA邏輯設(shè)計(jì)主要包括2個(gè)方面:其一是驅(qū)動(dòng)CPCI接口芯片，上傳被測試系統(tǒng)(由從FPGA轉(zhuǎn)發(fā)的)發(fā)送的命令以及接收從CPCI接口下發(fā)的模擬器配置命令;其二是與從FP-GA通信接口的設(shè)計(jì)。被測試系統(tǒng)發(fā)送給從FPGA的每條命令由2個(gè)字節(jié)表示:命令號(hào)和命令參數(shù)。由于主FP-GA需要收集4路通道(即2片從FPGA模擬的4條拖纜)的命令提供給零槽軟件進(jìn)行顯示，這就需要有一種機(jī)制可以區(qū)分當(dāng)前顯示的命令是由哪個(gè)通道發(fā)送的。主FPGA邏輯設(shè)計(jì)采用添加通道號(hào)頭部的方式進(jìn)行命令區(qū)分，即將原先的每條命令2個(gè)字節(jié)擴(kuò)展為3個(gè)字節(jié)，在原始命令號(hào)和命令參數(shù)之前加上一個(gè)通道號(hào)。主FPGA邏輯框圖如圖2所示。

從FPGA邏輯實(shí)現(xiàn)

單板拖纜模擬器設(shè)計(jì)中使用了2片從FP-GA進(jìn)行數(shù)據(jù)模擬，每片從FPGA負(fù)責(zé)2條拖纜數(shù)據(jù)的模擬任務(wù)。從FPGA邏輯需要完成命令接收(從被測試系統(tǒng))、命令轉(zhuǎn)發(fā)(給主FPGA)、命令解析、根據(jù)命令產(chǎn)生所需求波形的原始模擬數(shù)據(jù)、原始模擬數(shù)據(jù)的后處理(幅度縮放，加入噪聲等)、模擬數(shù)據(jù)發(fā)送接口芯片的驅(qū)動(dòng)等功能。基于以上設(shè)計(jì)要求，在具體實(shí)現(xiàn)中從FP-GA在功能上被劃分為命令接收接口模塊、命令解析模塊、模擬數(shù)據(jù)產(chǎn)生模塊、數(shù)據(jù)發(fā)送接口模塊、主FPGA通信接口模塊。各模塊之間的交互關(guān)系如圖3所示。設(shè)計(jì)中對(duì)于不同時(shí)鐘域的數(shù)據(jù)交互采用FIFO進(jìn)行隔離。命令接收接口模塊和數(shù)據(jù)發(fā)送接口模塊負(fù)責(zé)光電接收和發(fā)送芯片的驅(qū)動(dòng)。主FPGA通信接口模塊負(fù)責(zé)將從被測試系統(tǒng)接收的命令轉(zhuǎn)發(fā)給主FPGA，同時(shí)從主FPGA接收零槽軟件配置的控制參數(shù)。主從FPGA通信接口的設(shè)計(jì)采用了同步方式，由主FPGA統(tǒng)一提供主從通信接口模塊的工作時(shí)鐘。數(shù)據(jù)位寬設(shè)計(jì)為8bit(FPGA可用管腳數(shù)資源限制)，即每個(gè)時(shí)鐘沿可以傳輸8bit數(shù)據(jù)。命令解析模塊負(fù)責(zé)解析從兩個(gè)方向到達(dá)的命令:被測試系統(tǒng)發(fā)送的命令和零槽軟件配置的控制參數(shù)。每條命令由2個(gè)字節(jié)組成:命令號(hào)和命令參數(shù)。命令解析模塊每次以2個(gè)字節(jié)為單位從命令FIFO中讀取命令，并進(jìn)行解析，解析完成后，將命令按內(nèi)部默認(rèn)協(xié)議格式寫入模擬數(shù)據(jù)產(chǎn)生模塊，從而對(duì)數(shù)據(jù)模擬行為(如波形類型，幅度變換率等)進(jìn)行控制。數(shù)據(jù)模擬模塊是整個(gè)系統(tǒng)設(shè)計(jì)中的核心模塊，完成大容量數(shù)據(jù)模擬的工作。該模塊根據(jù)配置參數(shù)按要求產(chǎn)生原始波形，對(duì)波形進(jìn)行后處理，按被測試系統(tǒng)協(xié)議格式將波形數(shù)據(jù)組成一個(gè)帶發(fā)送的幀，最后將數(shù)據(jù)幀寫入數(shù)據(jù)FIFO中，由發(fā)送接口驅(qū)動(dòng)模塊將數(shù)據(jù)通過光或電接口發(fā)送給被測試系統(tǒng)。誠如上文所述，數(shù)據(jù)模擬模塊原始波形的生成采用了ROM預(yù)存原始波形的設(shè)計(jì)方式。基于此設(shè)計(jì)方式，從FPGA邏輯設(shè)計(jì)中數(shù)據(jù)模擬模塊及其相關(guān)部分的詳細(xì)設(shè)計(jì)結(jié)構(gòu)如圖4所示。數(shù)據(jù)幀合成子模塊實(shí)際上是整個(gè)數(shù)據(jù)模擬模塊的控制模塊，其根據(jù)配置參數(shù)讀取狀態(tài)表、原始波形表，控制進(jìn)行幅度縮放、噪聲疊加，最后根據(jù)被測試系統(tǒng)協(xié)議格式完成數(shù)據(jù)幀的構(gòu)建。數(shù)據(jù)幀后處理子模塊則根據(jù)出錯(cuò)模式參數(shù)對(duì)合成后數(shù)據(jù)幀進(jìn)行微調(diào)，如在數(shù)據(jù)幀中刪減一個(gè)字節(jié)或改變幀中某個(gè)控制字節(jié)值等。

仿真結(jié)果

系統(tǒng)仿真是驗(yàn)證系統(tǒng)設(shè)計(jì)是否正確的重要環(huán)節(jié)，也是對(duì)設(shè)計(jì)中可能存在的問題的檢測。本系統(tǒng)仿真的目的主要有如下2條:其一是檢測系統(tǒng)在極端和異常條件下(如配置的數(shù)字包個(gè)數(shù)超過系統(tǒng)的允許范圍)的工作狀態(tài);其二，由于系統(tǒng)本身的作用是驗(yàn)證另1個(gè)系統(tǒng)的工作情況，所以必須首先保證本系統(tǒng)自身的正確性，故仿真目的之二就是對(duì)系統(tǒng)自身的設(shè)計(jì)正確性進(jìn)行驗(yàn)證?；谝陨显O(shè)計(jì)思想實(shí)現(xiàn)后的整個(gè)模擬器系統(tǒng)的仿真結(jié)果(部分圖示)如圖5，6所示。圖5仿真中，模擬器系統(tǒng)被配置為產(chǎn)生一個(gè)正弦波。將產(chǎn)生的模擬數(shù)據(jù)字節(jié)按被測試系統(tǒng)要求格式組合成點(diǎn)序列，并將Modelsim顯示方式設(shè)置為模擬波形方式，可直接查看模擬系統(tǒng)產(chǎn)生的輸出波形。從圖中可以看到邏輯產(chǎn)生了比較完美的正弦波形。圖6所示仿真中，模擬系統(tǒng)被配置為產(chǎn)生初至波，即預(yù)存的從前海試中實(shí)際采集得到的波形數(shù)據(jù)，從仿真得到的結(jié)果圖形看，與實(shí)際波形完全一致!系統(tǒng)仿真結(jié)果表示本文所闡述的設(shè)計(jì)思想以及在此基礎(chǔ)上的實(shí)現(xiàn)是正確的及可行的。經(jīng)過與被測試系統(tǒng)的實(shí)際聯(lián)合調(diào)試，基于以上設(shè)計(jì)思想的模擬器實(shí)現(xiàn)成功地滿足了系統(tǒng)要求:1ms采樣率，4s采樣長度，模擬12000m拖纜長度，5s內(nèi)上傳完配置的波形數(shù)據(jù);且模擬器系統(tǒng)兼容了實(shí)際拖纜工作中的所有命令并對(duì)其進(jìn)行了正確響應(yīng)。

本文作者：曹桂平1，2宋克柱1，2楊俊峰1，2王硯方1，2作者單位：1中國科學(xué)院核探測技術(shù)和核電子學(xué)重點(diǎn)實(shí)驗(yàn)室2中國科技大學(xué)近代物理系快電子實(shí)驗(yàn)室